VHDLの設計エンジニアリングへの適用(2) : プログラマブル・ロジック・コントローラ
スポンサーリンク
概要
- 論文の詳細を見る
プログラマブル・ロジック・コントローラ(PLC)は代表的なシーケンス制御システムの1つである。近年、PLCは大規模化かつ複雑化し、その設計エンジニアリングの効率向上が強く望まれている。今回、ハードウェア記述言語VHDLに基づくテスト、デバッグ手法をPLCエンジニアリング手法に適用したので報告する。本手法は特定のPLCシステムベンダに依存せず、共通なエンジニアリングデータベースとエシジニアリング環境を提供し、コンカレントなテスト、デバッグを可能にするものである。本手法により、実システムを構築する前に、対象システムの機能検証を汎用ワークステーション(以下WSとする)上で効率よく行なうことができる。本手法を実験システムに適用し、その有用性を確認した。本稿では、本手法の開発の狙い、VHDL設計エンジニアリング環境、実験システム適用事例等についてのべる。
- 一般社団法人情報処理学会の論文
- 1994-09-20
著者
関連論文
- LSIテスト支援システム--仮想テスタPreTestStation (半導体ソリューション特集)
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(3) : 適用事例
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(2) : 構成/ユーザインタフェース
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(1) : システム概要
- HDLによるコ・デザイン環境の構築
- HDLによるフィールドバス・チップの開発(2) : 検証環境
- HDLによるフィールドバス・チップの開発(1) : チップ概要
- HDLによる通信制御用チップの開発環境の構築
- HDLによるCPUコア搭載ASIC開発環境の構築
- VHDLの設計エンジニアリングへの適用(2) : プログラマブル・ロジック・コントローラ
- VHDLの設計エンジニアリングへの適用(1) : プロセス制御システム
- Verilog-HDLを用いた言語設計教育事例(2) : 事例紹介
- Verilog-HDLを用いた言語設計教育事例(1) : カリキュラムの概要
- HDLによる音声処理用DSPの開発(2) : テスト環境
- HDLによる音声処理用DSPの開発(1) : 開発概要
- ハードウエア記述言語(HDL)のシステム設計エンジニアリングへの適用
- ASIC設計・デバックサポートシステム : CEEDS-ASIC
- ASIC設計・デバックサポ-トシステムCEEDS-ASIC
- 大規模ASIC設計・デバックサポートシステム : CEEDS-ASIC