スポンサーリンク
NECエレクトロニクス株式会社先端デバイス開発事業部 | 論文
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Alダマシンプロセスによる多層配線形成
- アルミリフロースパッタ埋め込みとCMPによる溝配線形成
- 高温スパッタを用いたサブクォーターマイクロンのチタンサリサイド形成技術
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- クロックスキュー耐性のあるパイプラインレジスタ
- リング状クロック線による低スキュークロック分配方式
- 45nm CMOSアプリケーション毎の配線構造最適化のための設計コンセプト:ASIS(低誘電率層間膜,配線材料及び一般)
- 混載メモリ応用へ向けた相制御Ni-FUSI/HfSiONゲートスタックのインテグレーション技術
- 微細銅配線において車載信頼性を実現するための新抵抗率評価手法(配線・実装技術と関連材料技術)
- 低電圧・高速用途向けDRAM混載ロジックLSI技術
- プロセス 低電圧高速用途向けDRAM混載ロジック技術の開発 (半導体デバイス特集) -- (基盤技術)
- 0.15μm CMOS用CoSi_2サリサイド技術
- MIM(Metal-Insulator-Metal)キャパシタを用いた混載DRAMデバイステクノロジー(新メモリ技術とシステムLSI)
- 0.18μm DRAM混載ロジックデバイスの開発 (半導体デバイス特集) -- (基盤技術)
- セルフアラインプラグを有する0.25μm埋め込み配線
- 0.13μm世代における超高速混載DRAM技術の開発 (半導体デバイス特集) -- (基盤技術)
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)