スポンサーリンク
半導体MIRAI-産総研ASRC | 論文
- High-k MOSデバイスのしきい値電圧制御におけるhigh-k/SiO_2界面の役割(メタルゲート/High-k絶縁膜スタック,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- High-k MOSFETに固有な移動度劣化機構の提案(IEDM(先端CMOSデバイス・プロセス技術))
- Ge MIS界面欠陥の電気的性質(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 高誘電体ゲート絶縁膜/Si基板界面改質によるトランジスタ特性と絶縁膜長期信頼性の改善
- キャリア分離法を用いた high-k stack ゲート絶縁膜のキャリア伝導及び絶縁性劣化機構の解析
- LL-D&A法で作製したHfAlO_x膜の物性と電気特性(極薄ゲート絶縁膜・シリコン界面の評価技術・解析技術)
- 31a-YS-10 補償型JLCハドロンカロリメータのビームテスト II
- 31a-YS-9 補償型JLCハドロンカロリメータのビームテスト-I
- A New Plasma-Enhanced Co-Polymerization (PCP) Technology for Reinforcing Mechanical Properties of Organic Silica Low-k/Cu Interconnects on 300 mm Wafers(低誘電率層間膜,配線材料及び一般)
- 自己集合体化技術を用いた超低誘電率多孔質シリカ膜(低誘電率層間膜,配線材料及び一般)
- SSON構造から作製したGAA型ひずみチャネルSi-MOSFETの電気特性とNBDによるひずみの評価
- Ge窒化膜を界面層とするHfO_2/Ge MIS構造の特性(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 超臨界流体を用いた機能性ナノ粒子の合成
- ポーラスシリカの低誘電率絶縁膜への応用
- III-VチャネルMISFET実現に向けたゲート絶縁膜界面制御技術(ゲートスタック構造の新展開(II),ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- Poly-SiゲートHigh-k MIS構造における非飽和型C-V特性の起源(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- 走査型トンネル顕微鏡を用いたhigh-kゲート絶縁膜の評価 : STMスポットと正固定電荷の相関(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- HfO_2ゲート絶縁膜の熱的安定性 : 界面層の成長およびシリサイドの形成(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- HfO_2ゲート絶縁膜の熱的安定性 : 界面層の成長およびシリサイドの形成(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- シリコン表面の原子層単位の酸化反応
スポンサーリンク