論理BISTの電力低減手法と評価 (ディペンダブルコンピューティング)
スポンサーリンク
概要
- 論文の詳細を見る
- 2012-06-22
著者
-
佐藤 康夫
九州工業大学:jst Crest
-
王 森レイ
九州工業大学大学院情報工学府情報システム専攻:独立行政法人科学技術振興機構crest
-
加藤 隆明
九州工業大学情報工学部電子情報工学科:独立行政法人科学技術振興機構crest
関連論文
- 3値テストパターンに対する遅延テスト品質計算とX割当について(遅延故障テスト,VLSI設計とテスト及び一般)
- 劣化検知テストにおけるパス選択について(テストII,デザインガイア2009-VLSI設計の新しい大地)
- 劣化検知テストにおけるパス選択について(テストII,デザインガイア2009-VLSI設計の新しい大地-)
- 論理回路の動作環境とトランジスタの劣化特性について(設計/テスト/検証)
- スキャンBISTにおけるマルチサイクルテストと部分観測方式の提案と評価(テスト設計1,デザインガイア2010-VLSI設計の新しい大地-)
- スキャンBISTにおけるマルチサイクルテストと部分観測方式の提案と評価(テスト設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 統計的遅延品質モデル(SDQM)のフィージビリティ評価(評価モデル,ディペンダブルコンピューティング論文)
- 遷移遅延故障テストにおけるディレイ検出パス長計算の高速化手法の提案(欠陥ベーステスト,VLSI設計とテスト及び一般)
- ブロードサイド方式におけるパス長を考慮した遷移故障用テストパターン生成について(欠陥ベーステスト,VLSI設計とテスト及び一般)
- ディレイ品質を予測する統計的品質モデル(非縮退故障モデルテスト, VLSI 設計とテスト及び一般)
- 超微細 LSI のパス遅延故障に対するテスト圧縮法について(非縮退故障モデルテスト, VLSI 設計とテスト及び一般)
- フィールド高信頼化のためのアプローチ(LSIのテスト・評価技術)
- 論理BISTの電力低減手法と評価 (ディペンダブルコンピューティング)
- マルチサイクルテスト構造を用いたキャプチャ電力の低減(テスト設計2,デザインガイア2011-VLSI設計の新しい大地-)
- マルチサイクルテスト構造を用いたキャプチャ電力の低減(テスト設計2,デザインガイア2011-VLSI設計の新しい大地-)
- フィールドテストのための温度・電圧推定回路の試作評価(ばらつき・フィールドテスト,VLSI設計とテスト及び一般)
- 低電力BISTにおけるシフトトグル率低減手法について(低消費電力・遅延テスト・高精度欠陥推定,VLSI設計とテスト及び一般)
- マルチサイクルBISTにおけるスキャン出力の電力低減手法 (ディペンダブルコンピューティング)
- 低電力BISTにおけるシフトトグル率低減手法について
- 論理BISTの電力低減手法と評価(設計/テスト/検証)
- マルチサイクルBISTにおけるスキャン出力の電力低減手法(テスト,デザインガイア2012-VLSI設計の新しい大地-)