パスディレイテストを用いた部分パス遅延値推定手法 (VLSI設計技術)

スポンサーリンク

概要

• 論文の詳細を見る
• 2011-03-02

著者

• 高島 康裕

  北九州市立大学国際環境工学研究科

関連論文

• Stable-LSEに基づいた高速概略フロアプラン手法(物理設計技術,物理設計及び一般)
• Stable-LSE法を用いた3次元配置手法(信号処理,LSI及び一般)
• Stable-LSE法を用いた3次元配置手法(信号処理,LSI及び一般)
• Stable-LSE法を用いた3次元配置手法(信号処理,LSI及び一般)
• 重なりを考慮したStable-LSE法に基づく解析的配置手法(配置配線,物理設計及び一般)
• 安定なLSE法とその解析的配置への応用(レイアウト,信号処理,LSI,及び一般)
• 安定なLSE法とその解析的配置への応用(レイアウト,信号処理,LSI,及び一般)
• 安定なLSE法とその解析的配置への応用(レイアウト,信号処理,LSI,及び一般)
• パスディレイテストにおける部分パスの遅延量推定手法(レイアウト,システムオンシリコンを支える設計技術)
• 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
• マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般)
• ポテンシャル法を用いたBGA配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
• ピン集合間の引き出し順を考慮した配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
• 時間多重化I/Oを用いたマルチFPGAシステムのための回路分割アルゴリズム
• パスディレイテストを用いた部分パス遅延値推定手法(低電力設計と回路設計技術,システムオンシリコンを支える設計技術)
• 最小総変位配置実現問題のための高速位相変更手法(物理設計,物理設計及び一般)
• Deskewを考慮したクロック分配最適化手法(クロック合成及び実装設計,システムオンシリコンを支える設計技術)
• 最小総変位配置実現問題における高速最適化手法(レイアウト,システムオンシリコンを支える設計技術)
• 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
• 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
• 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
• 解析的配置の一高速化手法(通信のための信号処理,符号理論,一般)
• 解析的配置の一高速化手法(通信のための信号処理,符号理論,一般)
• 解析的配置の一高速化手法(通信のための信号処理,符号理論,一般)
• 最小総変位配置実現問題における発見的座標計算手法 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (フロアプラン)
• 回路構成の小変更に即した再配置手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
• 回路構成の小変更に即した再配置手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
• 回路構成の小変更に即した再配置手法(信号処理,LSI,及び一般)
• 回路構成の小変更に即した再配置手法(信号処理,LSI,及び一般)
• 回路構成の小変更に即した再配置手法(信号処理,LSI,及び一般)
• ポテンシャル法を用いたBGA配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
• ピン集合間の引き出し順を考慮した配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
• パスディレイテストを用いた部分パス遅延値推定手法 (VLSI設計技術)
• CUDAを利用した有向非循環グラフにおける全点間最短経路探索高速化手法 (VLSI設計技術)
• 最小総変位配置実現問題に対し効率的な位相変更手法CRP手法の提案 (VLSI設計技術)
• マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般)
• マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般)
• 解析的配置のための効果的な重なり除去手法 (VLSI設計技術)
• クロック信号におけるばらつきが測定不要なデスキュー手法
• 離散遅延値を持つPDEを用いたクロックデスキュー手法(システム設計及び一般)
• 離散遅延値を持つPDEを用いたクロックデスキュー手法(検証/最適化,システム設計及び一般)
• 統計的推定を用いたクロックデスキューに対する一手法(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI)
• 統計的推定を用いたクロックデスキューに対する一手法(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI)
• AS-1-6 製造ばらつきに対応したクロックデスキュー手法とその良品化率に関する考察(AS-1.組合せアルゴリズム,シンポジウム)
• 範囲つきモデル配置に対する最小総変位配置実現問題 (システム数理と応用)
• 範囲つきモデル配置に対する最小総変位配置実現問題 (信号処理)
• 範囲つきモデル配置に対する最小総変位配置実現問題 (VLSI設計技術)
• 範囲つきモデル配置に対する最小総変位配置実現問題 (回路とシステム)
• 最小総変位配置実現問題に対し効率的な位相変更手法CRP手法の提案(物理設計,システムオンシリコンを支える設計技術)
• CUDAを利用した有向非循環グラフにおける全点間最短経路探索高速化手法(物理設計,システムオンシリコンを支える設計技術)
• パスディレイテストを用いた部分パス遅延値推定手法(DFM,システムオンシリコンを支える設計技術)
• A-3-18 再収斂パスを考慮した遅延値推定手法(A-3.VLSI設計技術,一般セッション)
• A-3-7 解析的高位合成(A-3.VLSI設計技術,一般セッション)
• 解析的配置のための効果的な重なり除去手法(物理設計,システム設計及び一般)
• 相関関係が存在する部分パスの遅延解析(システムと信号処理及び一般)
• 相関関係が存在する部分パスの遅延解析(システムと信号処理及び一般)
• 範囲つきモデル配置に対する最小総変位配置実現問題(システムと信号処理及び一般)
• 相関関係が存在する部分パスの遅延解析(システムと信号処理及び一般)
• 相関関係が存在する部分パスの遅延解析(システムと信号処理及び一般)
• 範囲つきモデル配置に対する最小総変位配置実現問題(システムと信号処理及び一般)
• 範囲つきモデル配置に対する最小総変位配置実現問題(システムと信号処理及び一般)
• 範囲つきモデル配置に対する最小総変位配置実現問題(システムと信号処理及び一般)
• 最密対称配置に対する解析的配置手法(配置配線,物理設計及び一般)
• 凸型ブロックに対する解析的配置手法(配置配線,デザインガイア2011-VLSI設計の新しい大地-)
• 凸型ブロックに対する解析的配置手法(配置配線,デザインガイア2011-VLSI設計の新しい大地-)
• GPGPUによる準ニュートン法を用いた解析的配置の高速化手法 (ディペンダブルコンピューティング)
• 再収斂パスにおける部分パス遅延量推定手法(物理設計,システム設計及び一般)
• GPGPUによる準ニュートン法を用いた解析的配置の高速化手法(最適化,デザインガイア2012-VLSI設計の新しい大地-)

もっと見る 閉じる

スポンサーリンク