RSA暗号を高速化する再構成型プロセッサの検討 (リコンフィギャラブルシステム)

スポンサーリンク

概要

• 論文の詳細を見る
• 2010-09-16

著者

• 谷川 一哉

  広島市立大学大学院情報科学研究科

関連論文

• 再構成デバイスMPLDの高密度実装に適した構成手法(デバイスアーキテクチャ2)
• MePの拡張機能を用いた再構成型プロセッサHy-DiSCの性能評価(リコンフィギャラブルアーキテクチャ)
• ビットシリアル演算器を用いた再構成型プロセッサDS-HIEにおけるデータフロー生成の最適化手法の提案(設計手法)
• RSA暗号を高速化する再構成型プロセッサの検討 (リコンフィギャラブルシステム)
• 高精度浮動小数点演算用リコンフィギャラブルアクセラレータに用いる数学関数の実装手法に関する検討(応用3)
• ビットシリアル演算を導入した再構成型プロセッサにおける再構成部の性能評価(デバイスアーキテクチャ,リコンフィギャラブルシステムとその応用論文)
• ハイパフォーマンスコンピューティングを目指したMPLDアーキテクチャの検討(先端的コンピュータシステム技術及び一般)
• 再構成デバイスMPLDへの組み合わせ回路マッピング手法の検討(高信頼化技術・設計技術)
• 再構成デバイスとしても動作するメモリ(MPLD)の一実装例(リコンフィギャラブルアーキテクチャ1)
• ディジットシリアル浮動小数点演算器を用いた高精度FFT回路の設計検討(一般セッションC 設計と実装)
• バンク型多ポートメモリによる並列プロセッサ用キャッシュメモリの設計(新メモリ技術, メモリ応用技術, 一般)
• 再構成型プロセッサDS-HIEにおける入出力データ転送機構の検討(設計手法)
• 科学技術計算エンジンに使用するディジットシリアル浮動小数点演算器の開発(リコンフィギャラブルアーキテクチャ)
• ディジットシリアル演算器を導入した動的再構成型アーキテクチャDS-HIE用コンパイラの開発(設計手法)
• ディジットシリアル演算器を用いたFIRフィルタの設計と初期評価(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 2H-9 データ駆動型ノイマンマシン(DDNM)におけるスケジューリング : SPECint95ベンチマークテストの試み
• 可変パイプラインを用いた低消費エネルギープロセッサの設計と評価(プロセッサ・アーキテクチャ)
• 多倍長浮動小数点演算アクセラレータHP-DSFPの開発と評価(計算機システム)
• 高精度な科学技術計算エンジン向きディジットシリアル浮動小数点演算器(リコンフィギャラブルアーキテクチャ)
• 多倍長浮動小数点用リコンフィギャラブルアクセラレータHP-DSFPのアプリケーション評価(数値計算)
• RSA暗号を高速化する再構成型プロセッサの検討(カスタムプロセッシング)
• 論理・配線資源を共用するMPLDのためのセルの過剰接近を抑えるレイアウト手法(ツール)
• K出力可能な閉そく網と非閉そく網を階層的に用いたバンク型マルチポートメモリの構成と評価(VLSI設計技術とCAD)
• 統合型トレースキャッシュにおける分岐予測器のシミュレーション評価(一般セッションF Funny Architecture II)
• MPLDアーキテクチャのための配置配線支援ツール(ツール)
• 粗粒度再構成型PARSアーキテクチャのためのコンパイラ
• ディジットシリアル演算を導入した再構成型アーキテクチャの性能評価(リコンフィギャラブルシステム2,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
• ディジットシリアル演算器を用いたFIRフィルタの設計と初期評価(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• ディジットシリアル演算器を用いたFIRフィルタの設計と初期評価(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• DS-HIEアーキテクチャにおける配線構造の検討(リコンフィギャラブルアーキテクチャ1)
• ディジット幅変換機能付きメモリの提案とその応用(リコンフィギャラブルアーキテクチャ1)
• 動的再構成型アーキテクチャ同士の比較を狙ったベンチマークの開発(リコンフィギャラブルアーキテクチャII,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• C-6 再構成型アーキテクチャPARSにおけるプログラムのマッピング : 条件判断を伴うプログラムのマッピング(LSI設計,C.アーキテクチャ・ハードウェア)
• PARSアーキテクチャの詳細設計に関する一考察
• PARSプログラミングモデルとPARSアーキテクチャの提案
• 再構成型PARSアーキテクチャのための下流系コンパイラによる配置配線処理を考慮したコードスケジューリング(デバイスアーキテクチャI, リコンフィギャラブルシステム, 一般)
• 再構成型PARSアーキテクチャのための下流系コンパイラによる配置配線処理(設計手法とシステムソフトウェア)
• バイナリ互換性を持つ粗粒度再構成型アーキテクチャの提案
• スーパスカラ向けマルチバンクレジスタファイルの詳細設計(CPSY-5 マイクロアーキテクチャ)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
• デジットシリアル演算を用いた再構成型アーキテクチャの検討(演算手法,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• 標準CMOSロジックプロセスで実現する不揮発性化した再構成デバイスの検討(デバイスアーキテクチャ)
• 再構成型プロセッサDS-HIEにおける電力計測プログラムによる性能評価(アプリケーション)
• 再構成型プロセッサDS-HIEにおける開平演算の実装 (リコンフィギャラブルシステム)
• 再構成型プロセッサDS-HIEにおける開平演算の実装(数値計算と高速化)
• 再構成可能デバイスMPLDのアーキテクチャ評価(FPGAアーキテクチャー, FPGA応用及び一般)
• 再構成可能デバイスMPLDのアーキテクチャ評価(FPGAアーキテクチャー, FPGA応用及び一般)
• 再構成可能デバイスMPLDのアーキテクチャ評価(FPGAアーキテクチャー, FPGA応用及び一般)
• ECC技術を用いたディペンダブル細粒度再構成型デバイスの提案(リコンフィギャラブルアーキテクチャ/デバイス,リコンフィギャラブルシステム,一般)
• 相変化物質を用いた不揮発性再構成型デバイス開発プラットフォーム(リコンフィギャラプルアーキテクチャ(1),リコンフィギャラブルシステム,一般)
• openMSP430のペリフェラルバスを用いたアクセラレータ接続の検討(再構成アーキテクチャ,FPGA応用及び一般)

もっと見る 閉じる

スポンサーリンク