組込みシステムにおける再構成時間を考慮した低消費電力指向の設計フレームワークの提案(高位合成と開発環境,リコンフィギャラブルシステム,一般)

スポンサーリンク

概要

論文の詳細を見る
本稿では,応答時間制約に関連する再構成時間を自動で考慮して,応答時間制約を満たす低消費電力のハードウェアを自動で容易に生成する設計フレームワークを提案する.また,提案するフレームワークは応答時間だけでなく,組込みシステムで頻繁に扱われる画像処理で重要となるスループット制約に関しても自動で満たす.それらの制約を満たし,組込みシステムで求められる低消費電力のハードウェアを開発するには,高位合成を用いたとしてもハードウェア・チューニングが必要である.そのため,開発期間が短縮されている組込み製品開発では手動でのハードウェア・チューニングは非効率的である.ケース・スタディとして,且DTVを対象としたMPEG2で利用される1D-IDCTを用いて評価した結果,提案したフレームワークは応答時間制約とスループット制約を自動で満たし,コード記述量が少なく許容できる低消費電力のハードウェアを実現できることを示した.
2013-09-11

著者

関連論文

もっと見る

スポンサーリンク