動的部分再構成による連想メモリ内エントリの定数化の検討(動的再構成,リコンフィギャラブルシステム,一般)
スポンサーリンク
概要
- 論文の詳細を見る
一般的に連想探索を行うメモリはエントリ数の増加に比例してハードウェアサイズが大きくなり,参照遅延も同様に長くなる.そのため,ごく限られたエントリ数が連想メモリとして実装される.通常,少ないエントリ数を有効に利用するために,参照局所性を利用してエントリの置換制御を行うことで連想メモリが使用される.本稿では参照局所性が非常に高い連想メモリ内のエントリの内容を動的に解析して特定する技術について議論する.また,それに加え,特定したエントリを定数回路として動的に再構成する技術の実現可能性についてを検討する.この技術が実現すれば,近年のFPGA などに搭載される動的部分再構成技術を用いることで参照を高速化することができる.
- 一般社団法人電子情報通信学会の論文
- 2013-09-11
著者
関連論文
- 動的リコンフィギャラブルプロセッサにおける並列タスクのデータ転送を隠ぺいするための効果的な処理法(設計技術,リコンフィギャラブルシステムとその応用論文)
- 線形ページアドレス予測によるTLBプリローディング
- 組込みプロセッサ向けデータキャッシュ制御方式の検討
- バイナリ変換によるデータプリフェッチのためのハードウェア削減手法
- 動的コード最適化システムによる逐次データプリフェッチ手法(キャッシュ及びプリフェッチ)
- ソフトウェアトレース生成による動的最適化の予備評価(ARC-10:動的最適化とプロセッサ応用,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- ハードウェア解析システムによるバイナリコードの動的最適化(一般セッションA プロセッサ・アーキテクチャI)
- PCI-Expressに接続されたFPGAによる並列ループの効果的処理手法(デザインガイア2010 : VLSI設計の新しい大地)
- マルチコンテキスト型リコンフィギャラブルプロセッサにおけるデータ並列タスクの処理法(リコンフィギャラブルアーキテクチャ,デザインガイア2008-VLSI設計の新しい大地)
- 高速データバスに接続されたFPGAにおけるHWボトルネックを解消するための設計フレームワーク (リコンフィギャラブルシステム)
- 組込みプロセッサ向けキャッシュフィル制御方式
- 高速データバスに接続されたFPGAにおけるHWボトルネックを解消するための設計フレームワーク(設計フレームワーク)
- 密結合メモリを利用したリアルタイムタスクの実行時間変動の抑制(理論とアルゴリズム,デザインガイア2011-VLSI設計の新しい大地-)
- 密結合メモリを利用したリアルタイムタスクの実行時間変動の抑制
- 組込みシステムにおける再構成時間を考慮した低消費電力指向の設計フレームワークの提案(高位合成と開発環境,リコンフィギャラブルシステム,一般)
- 動的部分再構成による連想メモリ内エントリの定数化の検討(動的再構成,リコンフィギャラブルシステム,一般)