佐藤 幸紀 | 北陸先端科学技術大学院大学情報社会基盤研究センター
スポンサーリンク
概要
関連著者
-
佐藤 幸紀
北陸先端科学技術大学院大学情報社会基盤研究センター
-
佐藤 幸紀
北陸先端科学技術大学院大学情報社会基盤センター
-
佐藤 幸紀
北陸先端科学技術大学院大学情報科学センター
-
井口 寧
北陸先端科学技術大学院大学
-
井口 寧
北陸先端科学技術大学院大学情報科学センター
-
中村 維男
慶應義塾大学
-
荒木 光一
北陸先端科学技術大学院大学情報科学研究科
-
尾崎 泰助
北陸先端科学技術大学院大学先端融合領域研究院
-
太田 理
北陸先端科学技術大学院大学情報科学研究科
-
尾崎 泰助
北陸先端科学技術大学院大学シミュレーション科学研究センター
-
佐藤 幸紀[編]
北陸先端科学技術大学院大学情報科学センター
-
鈴木 健一
東北工業大学
-
中村 維男
東北大学大学院情報科学研究科
-
中村 維男
東北大
-
尾崎 泰助
[北陸先端科学技術大学院大学先端融合領域研究院]
-
井口 寧
北陸先端科学技術大学院大学情報社会基盤研究センター
-
中村 維男
東京工業大学
著作論文
- 北陸先端科学技術大学院大学共有計算サーバ使用成果報告2009
- 動的リコンフィギャラブルプロセッサにおける並列タスクのデータ転送を隠ぺいするための効果的な処理法(設計技術,リコンフィギャラブルシステムとその応用論文)
- 動的バイナリトランスレーションによるループネスト検出とプログラムチューニング支援への応用
- 動的バイナリトランスレーションによるループネスト検出とプログラムチューニング支援への応用
- 北陸先端科学技術大学院大学共有計算サーバ使用成果報告2008
- 北陸先端科学技術大学院大学共有計算サーバ使用成果報告2007
- 実行時データ依存解析によるループ階層構造に着目した並列性抽出
- ループ並列化のためのループ階層構造を検出する実行時プロファイリング手法(高性能計算とアクセラレータ)
- PCI-Expressに接続されたFPGAによる並列ループの効果的処理手法(デザインガイア2010 : VLSI設計の新しい大地)
- マルチコンテキスト型リコンフィギャラブルプロセッサにおけるデータ並列タスクの処理法(リコンフィギャラブルアーキテクチャ,デザインガイア2008-VLSI設計の新しい大地)
- Loop-Call Context Treeを用いたランタイムデータフロー解析
- 北陸先端科学技術大学院大学 共有計算サーバ使用成果報告2010
- ループ構造に着目したマルチグレイン・マルチレイヤ並列処理システムの提案(Inventive and Creative Architecture特別セッションI)
- バイナリトランスレーションによるループ反復間のデータ依存解析
- 高速データバスに接続されたFPGAにおけるHWボトルネックを解消するための設計フレームワーク(設計フレームワーク)
- 組込みシステムにおける再構成時間を考慮した低消費電力指向の設計フレームワークの提案(高位合成と開発環境,リコンフィギャラブルシステム,一般)