ループ並列化のためのループ階層構造を検出する実行時プロファイリング手法(高性能計算とアクセラレータ)
スポンサーリンク
概要
- 論文の詳細を見る
近年、HPCの分野のアプリケーションプログラムは年々その規模と複雑さを増してきている。同時に、それらのプログラムをHPCシステムのこれからの方向性である超並列プロセッサやアクセラレータ上で適確かつ効率的に並列処理を行う必要がある。本論文においては、ループ並列化を支援するためにプログラム中のループ部分を検出し、そこから入れ子となるループ構造と関数の関係を把握する手法を提案する。実行時プロファイリングツール上に本手法を構築した場合、コンパイル後のバイナリコードからプログラム中に現れるループとそ構造を検出可能であること明らかにし、既存の手法と差異を示す。
- 一般社団法人情報処理学会の論文
- 2008-10-08
著者
-
中村 維男
慶應義塾大学
-
鈴木 健一
東北工業大学
-
中村 維男
東北大学大学院情報科学研究科
-
佐藤 幸紀
北陸先端科学技術大学院大学情報科学センター
-
中村 維男
東北大
-
佐藤 幸紀
北陸先端科学技術大学院大学情報社会基盤研究センター
-
佐藤 幸紀
北陸先端科学技術大学院大学情報社会基盤センター
-
中村 維男
東京工業大学
関連論文
- GPUコンピューティングの可能性
- FPGAによるHPCのためのストリーム計算に関する一検討 : 2次元ヤコビ法のためのスケーラブルパイプラインモジュールの設計と評価(応用3)
- 暗号VLSIプロセッサのための固有電力消費アーキテクチャ
- 細粒度電力制御Cooled logic アーキテクチャ
- FPGAを用いた浮動小数点データストリーム高速圧縮のためのアルゴリズムの検討
- 高性能差分法計算のためのFPGAアレイにおけるFPGA間通信機構の検討(チップ間通信,ルーティング,インターコネクト,デザインガイア2008-VLSI設計の新しい大地)
- RC-003 複数FPGAによるアレイ型差分法専用計算機のためのFPGA間通信帯域評価(ハードウェア・アーキテクチャ,査読付き論文)
- アレイ構造に基づく差分法専用計算機のFPGA実装
- 1627 タービン多段翼列を通る湿り蒸気流れの陰的並列計算(J12-1 流体機械に関連した流体解析と数値最適化技術(1),J12 流体機械に関連した流体解析と数値最適化技術)
- FPGAによる数値流体力学専用計算機(リコンフィギャラブルシステム,一般)
- ニューラルネットワーク(クロストークリンク付きBPD)のFSK復調への応用
- SOUNDコンピュータの試作
- ニューラルネットワークの学習におけるゲイン修正の有効性
- ディレー付きニューラルネットワークを用いた符号化・復号化
- ディレー素子内包型バックプロパゲーションニューラルネットワーク(BPD)の一構成
- パイプライン型アーキテクチャにおけるOR並列型Prolog実行の一検討
- パイプライン型Prologアーキテクチャにおける負荷分散の一検討
- 多項式高速アルゴリズムの統一と一般化
- 高速省電力ウェーブパイプライン用評価テスト回路の開発
- ウェーブパイプラインと従来方式パイプラインの性能評価
- 3値平衡光伝送符号について(技術談話室)
- Z^*_n中の原始元の簡略化した識別法について
- ベクトル量子化用コードブック生成のための並列弱肉強食アルゴリズムの性能解析
- LJ-11 視覚的画質劣化を抑制するベクトル量子化手法(J. グラフィクス・画像)
- ベクトル量子化のためのコードブック生成並列処理に関する研究
- ベクトル量子化のための並列コードブック生成アルゴリズムの性能評価(2.第1回情報シナジー研究会)
- 多層パーセプトロンの分類能力向上法に関する一検討
- ニューラルネットワークを利用した自動表情認識システム
- A-19-4 音声による計算機利用支援のための文字情報識別に関する一考察
- 3DCGiRAMアーキテクチャによる実時間レイトレーシングシステム
- MULHIキャッシュの設計及び評価
- D-11-73 レイトレーシングハードウェアのための交差判定器の計算精度に関する一考察
- VLIWアーキテクチャのためのダイナミックブースティング機構
- 投機的実行を行なうVLIWプロセッサの命令供給機構の設計
- 2ZC-7 参照画像を用いた光線追跡法の高速化に関する一検討(レンダリングとアニメーション,一般講演,インタフェース)
- 2ZC-5 大域照明モデルに基づいたガス状物体の表現手法に関する一検討(レンダリングとアニメーション,一般講演,インタフェース)
- 3M-1 興味部位の形状を考慮した動的輪郭モデル
- MULHIキャッシュ : VLIWプロセッサのための命令キャッシュ機構 (並列処理)
- 再構成可能な同期式データフロー計算機に関する一検討
- データ並列ボリュームレンダリングのためのボリューム適応分割手法
- ベクトル命令とスカラ命令を融合した命令レベル並列処理のためのスケジューリング手法
- 乗算器の回路規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 乗算器の回野規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
- レイトレーシング専用コンピューティングシステムRAPLASのFPGAによる実装(FPGAとその応用及び一般)
- K-032 損失データ再送および属性限定受信に対応した映像配信システム(K分野:ヒューマンコミュニケーション&インタラクション)
- N-027 対話型映像再生に対応した業務用映像配信システム(N分野:教育・人文科学)
- リアルタイム・ビジュアル・デザインレビュー・システムの設計と実装(ハードウエアによるCG処理およびCG一般)
- 再構成可能な同期式データフロー計算機に関する一検討
- 再構成可能な同期式データフロー計算機に関する一検討
- TLB統一型キャッシュのためのタイムスタンプ無効化方式とその性能評価
- RICEによる2次キャッシュメモリの性能評価
- SPMDモデルによる関数型プログラム実行の一検討
- TLB-Assisted Cache
- ウェーブパイプラインを用いた時分割擬似マルチポートレジスタファイル (非同期式回路/システム設計論文小特集)
- 分散フレームバッファシステムを持つ画像生成用超並列処理システム(Mπ)^2の性能評価
- ハードウェアキャッシュ評価システム "RICE"
- 並列グラフ簡約システムにおけるタスク割当て手法とメモリ参照局所性評価
- ジェットパイプラインの並列化命令スケジューリングに関する一検討
- 分散共有メモリ型並列計算機のためのメッセージ損失を許容するメモリアクセスプロトコル
- データの更新をバイト単位で管理するキャッシュメモリ
- プロセッサクラスタ用メモリアクセスバッファリング機構
- メッセージロスのあるネットワークを用いた分散共有メモリマルチプロセッサシステムの評価
- FL階層化並列簡約システムの共有メモリシステム
- Wave-Pipeliningを用いた時分割擬似マルチポートレジスタファイル
- ジェットパイプラインのためのコンパイル技術に関する一検討
- FL階層化並列簡約システムの性能評価
- 動的バイナリトランスレーションによるループネスト検出とプログラムチューニング支援への応用
- 動的バイナリトランスレーションによるループネスト検出とプログラムチューニング支援への応用
- 複数FPGA上で動作するスケーラブルア***ロセッサのためのGALS設計(システムアーキテクチャ)
- ニューラルネットワークを用いた自動感情認識に関する一検討
- メモリ帯域向上のための浮動小数点データストリームロスレス圧縮ハードウェア(数値計算)
- 実行時データ依存解析によるループ階層構造に着目した並列性抽出
- レイトレーシング専用コンピューティングシステムRAPLASのFPGAによる実装(FPGAとその応用及び一般)
- レイトレーシング専用コンピューティングシステムRAPLASのFPGAによる実装(FPGAとその応用及び一般)
- レイトレーシング専用コンピューティングシステムRAPLASのFPGAによる実装(FPGAとその応用及び一般)
- 乗算器の回路規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 乗算器の回路規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- マイクロプロセッサの熱解析に関する研究(プロセッサ, DSP, 画像処理技術及び一般)
- マイクロプロセッサの熱解析に関する研究(プロセッサ, DSP, 画像処理技術及び一般)
- マイクロプロセッサの熱解析に関する研究(プロセッサ, DSP, 画像処理技術及び一般)
- マイクロプロセッサの熱解析に関する研究(プロセッサ, DSP, 画像処理技術及び一般)
- LC-008 マイクロプロセッサにおける細粒度発熱解析の一手法(C分野:アーキテクチャ・ハードウェア)
- 空間分割法に基づく高速コードブック生成アルゴリズムの提案と評価
- ループ並列化のためのループ階層構造を検出する実行時プロファイリング手法(高性能計算とアクセラレータ)
- クラスタ型データパスによるスーパースカラプロセッサの低消費電力化(プロセッサアーキテクチャ)
- 命令の並列性と逐次性を利用したクラスタ型プロセッサの命令ステアリング方式(プロセッサアーキテクチャ)
- 命令の並列性と逐次性を利用したクラスタ型プロセッサの命令ステアリング方式
- 動画生成用レイトレーシングエンジン(プロセッサ, DSP, 画像処理技術及び一般)
- 動画生成用レイトレーシングエンジン(プロセッサ, DSP, 画像処理技術及び一般)
- 動画生成用レイトレーシングエンジン(プロセッサ, DSP, 画像処理技術及び一般)
- 動画生成用レイトレーシングエンジン(プロセッサ, DSP, 画像処理技術及び一般)
- MMPDCLアルゴリズムに基づくコードブック生成専用プロセッサ(アーキテクチャ全般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- Loop-Call Context Treeを用いたランタイムデータフロー解析
- C-017 クラスタ化アーキテクチャにおける非重複分散レジスタファイルの評価(C分野:アーキテクチャ・ハードウェア)
- プログラムにおける命令の並列性と逐次性について(高速化手法)
- C-006 分散レジスタファイル向け静的命令スケジューリング(ハードウェア・アーキテクチャ,一般論文)
- バイナリトランスレーションによるループ反復間のデータ依存解析
- TLBとキャッシュの統一的管理とその性能評価
- TLB とキャッシュメモリの統一的管理方式