メニーコアプロセッサを対象とした柔軟性を有するハードウェアバリア機構の提案

概要

論文の詳細を見る
チップ上に多数のプロセッサコアを搭載するメニーコアプロセッサの使い方として、複数のコアで数個をグループを構成し、それぞれに異なるアプリケーションやタスクを実行させるマルチスレッド・マルチプログラム実行法がある。複数コアで一つの処理を行う場合にはコア間で同期を取る必要がある。一般に、同期処理はソフトウェアで実装されるが、コア数の増加に伴い、ソフトウェア同期に要する時間や、同期完了時刻のばらつきが大きくなるという問題が生じる。本研究では、ハードウェアバリアを用いることによって、これらの問題を解決する。また、バリアに参加するコアを選択可能にする回路を追加することで、コアグループ間での独立した同期処理を実現すると共に、複数グループに対して同時に異なるバリア同期を実施することを可能にしている。実験により、ソフトウェアバリアに対して 66 倍のレイテンシ改善を実現した。また、ハードウェア記述言語を用いた設計を行った結果、実験に使用したメニーコアプロセッサモデルに対して最大 1.8% の回路規模の増加で実現できることが分かった。
2012-03-20