電子線単層ポジ型レジストプロセスの開発
スポンサーリンク
概要
- 論文の詳細を見る
ディープサブミクロンレベルでの実用的リソグラフィ技術として,高感度電子線ポジ型レジストPSRを用いた単層厚膜レジストプロセスを開発した.以前多層レジストの上層材料として,薄膜用PSRを開発したが,このレジストの厚膜での利用は,レジスト中の水分量の不足に起因する副反応によって,溶解性が阻害され,現像後のパターン形状が劣化することを確認した.そこで,厚膜レジストでの水分量による現像速度の律速過程を緩和するベース樹脂を検討した.その結果,ノボラック樹脂の組成を最適化することにより,3.5μC/cm^2の感度で膜厚1.6μmに0.4μm^□ホールパターンの加工が可能となった.また同レジストを用いて酸化膜の加工を行い,十分なドライエッチング耐性をもつことを確認した.
- 社団法人電子情報通信学会の論文
- 1995-01-25
著者
-
村井 二三夫
日立製作所 中央研究所
-
村井 二三夫
(株)日立製作所中央研究所
-
白石 洋
株式会社日立製作所中央研究所
-
岡崎 信次
(株)日立製作所中央研究所
-
早川 肇
(株)日立製作所
-
長谷川 恵子
(株)日立超lsiエンジニアリング
-
早川 肇
(株)日立製作所デバイス開発センタ
-
山口 秀範
(株)日立製作所中央研究所
-
逆水 登志夫
(株)日立製作所中央研究所
-
白石 洋
(株)日立製作所中央研究所
-
白石 洋
(株)日立製作所
-
岡崎 信次
(株)日立製作所 中央研究所
-
岡崎 信次
株式会社日立製作所 中央研究所
-
岡崎 信次
(株)日立製作所
関連論文
- モバイル機器用高密度オンチップメモリーSESO
- 極薄ポリSiを用いたスケーラブルメモリSESO
- ナノドット不揮発性メモリMEID
- C-11-3 SESO:低電力システムLSI向け大容量メモリの提案
- 低分子EUVレジストの開発
- 超解像光リソグラフィ
- リソグラフィー ( ミクロを創る 2.半導体-1)
- 電子ビーム直接描画技術の現状と今後の課題
- 128Mbit単一電子メモリー
- 128Mbit単一電子メモリ
- 128Mbit単一電子メモリ
- ギガスケールメモリ対応リソグラフィ技術の展望
- 室温動作単一電子メモリーおよびトランジスタ
- 電子線単層ポジ型レジストプロセスの開発
- 電子線ポジ型化学増幅系レジストPSRの現像特性評価とプロセス応用
- ハーフトーン位相シフトリソグラフィ技術
- ハーフトーン位相シフトリソグラフィ技術
- 3p-F-16 極微細MOSFETのしきい電圧付近の電気伝導異常
- 非共役環状ジエン-無水マレイン酸交互共重合体から誘導されたカルボン酸構造を有する脂環式ポリマーのArF用レジストへの応用
- 高加速電圧マスク描画装置(HL-800M)を用いた0.18μmレチクル作製用化学増幅系ポジ型レジストの開発
- 超LSIにおける微細加工の動向
- 超LSIにおける微細加工の動向
- 高分子レジストを用いた極微細加工とその評価
- ナノメ-タリソグラフィにおけるレジストの高分子マトリックス効果
- ナノメーターリソグラフィーにおけるレジスト高分子のサイズ効果
- 極端紫外線(EUV)リソグラフィー用高分子材料への期待
- 位相シフトリソグラフィー - 位相シフト露光法による光リソグラフィーの解像力向上 -
- 光リソグラフィ技術の進展と今後の展開
- リソグラフィとドライエッチング技術による超LSI微細加工 (ハイ-インテリジェンス機器の設計技術--90年代対応"5つの課題"と品質保証) -- (事例編)
- ハーフピッチ32nm技術対応のリソグラフィー技術 (特集 最新リソグラフィー技術--更なる微細化に向かって)
- リソグラフィ技術
- 超高密度集積回路用リソグラフィ
- ビーム応用
- 位相シフト技術