A Small-Chip-Area Transceiver IC for Bluetooth Featuring a Digital Channel-Selection Filter(<Special Section>Analog Circuit and Device Technologies)
スポンサーリンク
概要
- 論文の詳細を見る
We have proposed a new low-IF transceiver architecture to simultaneously achieve both a small chip area and good minimum input sensitivity. The distinctive point of the receiver architecture is that we replace the complicated high-order analog filter for channel selection with the combination of a simple low-order analog filter and a sharp digital band-pass filter. We also proposed a high-speed convergence AGC (automatic gain controller) and a demodulation block to realize the proposed digital architecture. For the transceiver, we further reduce the chip area by applying a new form of direct modulation for the VCO. Since conventional VCO direct modulation tends to suffer from variation of the modulation index with frequency, we have developed a new compensation technique that minimizes this variation, and designed the low-phase noise VCO with a new biasing method to achieve large PSRR (power-supply rejection ratio) for oscillation frequency. The test chip was fabricated in 0.35-μm BiC-MOS.The chip size was 3×3 mm^2; this very small area was realized by the advantages of the proposed transceiver architecture. The transceiver also achieved good minimum input sensitivity of -85 dBm and showed interference performance that satisfied the requirements of the Blue tooth standard.
- 2004-06-01
著者
-
大島 俊
株式会社日立製作所 中央研究所
-
KOKUBO Masaru
Hitachi, Ltd.
-
SHIDA Masaaki
Hitachi Ltd.
-
OSHIMA Takashi
Hitachi Ltd.
-
SHIBAHARA Yoshiyuki
Hitachi Ltd.
-
MATSUURA Tatsuji
Renesas Technologies Co.
-
KAWAI Kazuhiko
Renesas Technologies Co.
-
ENDO Takefumi
Renesas Technologies Co.
-
OSAKI Katsumi
Renesas Technologies Co.
-
SONODA Hiroki
Renesas Technologies Co.
-
YAMAMOTO Katsumi
Renesas Technologies Co.
-
MATSUOKA Masaharu
Renesas Technologies Co.
-
KOBAYASHI Takao
Renesas Technologies Co.
-
HEMMI Takaaki
Renesas Technologies Co.
-
KUDOH Junya
Renesas Technologies Co.
-
MIYAGAWA Hirokazu
Renesas Technologies Co.
-
UTSUNOMIYA Hiroto
Renesas Technologies Co.
-
EZUMI Yoshiyuki
Renesas Technologies Co.
-
TAKAYASU Kunio
Renesas Technologies Co.
-
SUZUKI Jun
Renesas Technologies Co.
-
AIZAWA Shinya
Renesas Technologies Co.
-
MOTOKI Mikihiko
Renesas Technologies Co.
-
ABE Yoshiyuki
Renesas Technologies Co.
-
KUROSAWA Takao
Renesas Technologies Co.
-
OOKAWARA Satoru
Renesas Technologies Co.
-
Kokubo M
Communication Device Research Department Central Research Laboratory Hitachi Ltd.
-
Kokubo Masaru
Hitachi Ltd.
-
Yamamoto Kazuya
System Lsi Development Center Mitsubishi Electric Corporation
-
Kokubo Masaru
Communication Device Research Department Central Research Laboratory Hitachi Ltd.
-
Yamamoto K
Renesas Technology Corp.
-
Aizawa Shinya
Renesas Technology Corp.
-
Takayasu Kunio
Renesas Technology Corp.
-
Ezumi Yoshiyuki
Renesas Technology Corp.
-
Matsuura Tatsuji
Renesas Electronics Corp.
関連論文
- 新しいディジタルアシスト高速高分解能アナログディジタル変換器の提案
- 0.7-GHz-Bandwidth DS-UWB-IR System for Low-Power Wireless Communications
- タイムインタリーブ型A-D変換器の高精度オンチップバックグランド補正方式(アナログ信号処理)
- タイムインターリーブADCのオンチップバックグランド補正(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- レベルシフトつきΣΔ変調器(ネットワークプロセッサ,通信のための信号処理,符号理論,一般)
- フラクショナルPLLを用いたスプレッドスペクトラムクロック発生器(VLSI一般(ISSCC2005特集))
- ループ帯域可変2ポイント変調送信方式
- ループ帯域可変2ポイント変調送信方式(アナログ・ディジアナ・センサ,通信用LSI)
- LMSアルゴリズムを用いたフォアグランドキャリブレーションA/D変換器(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- LMSアルゴリズムを用いたフォアグランドキャリブレーションA/D変換器(ADCとDAC,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- C-12-48 デジタルキャリブレーション型高速高分解能A/D変換器向けオペアンプの設計(C-12. 集積回路C(アナログ回路),一般セッション)
- C-12-47 デジタルキャリブレーション型高速高分解能A/D変換器の設計(C-12. 集積回路C(アナログ回路),一般セッション)
- 新規カスケード型非線形LMSアルゴリズムを用いたフォアグランドキャリブレーションA/D変換器 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (ADC(2))
- A-1-47 パイプライン型ADCの新規高速デジタルキャリブレーション方式(A-1.回路とシステム,一般講演)
- パイプライン型ADCの高速デジタルバックグランドキャリブレーション(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
- C-12-42 0.5V高速高分解能ADC向けデジタル補正方式の検討(C-12.集積回路,一般セッション)
- C-12-41 0.5V動作可能な高速高分解能ADCの検討(C-12.集積回路,一般セッション)
- A Sub 1-V L-Band Low Noise Amplifier SOI CMOS(Special Section on Analog Circuit Techniques and Related Topics)
- C-12-24 可変利得アンプの高速ゲイン切り換え制御方式
- レベルシフトつきΣΔ変調器(ネットワークプロセッサ,通信のための信号処理,符号理論,一般)
- レベルシフトつきΣΔ変調器(ネットワークプロセッサ,通信のための信号処理,符号理論,一般)
- A Dual-Mode Bluetooth Transceiver with a Two-Point-Modulated Polar-Loop Transmitter and a Frequency-Offset-Compensated Receiver(Circuit Theory)
- Intermittent Wireless Communication System for Low-Power Sensor Networks(Network)
- Spread-Spectrum Clock Generator for Serial ATA with Multi-Bit ΣΔ Modulator-Controlled Fractional PLL(Electronic Circuits)
- A GFSK Transmitter Architecture for a Bluetooth RF-IC, Featuring a Variable-Loop-Bandwidth Phase-Locked Loop Modulator(Microwaves, Millimeter-Waves)
- A Small-Chip-Area Transceiver IC for Bluetooth Featuring a Digital Channel-Selection Filter(Analog Circuit and Device Technologies)
- Low Supply Voltage and Low-Power 1-GHz PLL Frequency Synthesizer for Mobile Terminals(Regular Section)
- Low Voltage/Low Power CMOS VCO (Special Section on Selected Papers from the 11th Workshop on Circuits and Systems in Karuizawa)
- タイムインターリーブADCのオンチップバックグランド補正(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 高感度CMOSブルートゥーストランシーバ用アナログ受信回路の試作(信号処理,LSI,及び一般)
- 高感度CMOSブルートゥーストランシーバ用アナログ受信回路の試作(信号処理, LSI, 及び一般)
- 高感度CMOSブルートゥーストランシーバ用アナログ受信回路の試作(信号処理, LSI, 及び一般)
- 0.7-GHz-Bandwidth DS-UWB-IR System for Low-Power Wireless Communications
- 1-GHz Input Bandwidth Under-Sampling A/D Converter with Dynamic Current Reduction Comparator for UWB-IR Receiver
- C-12-32 次世代無線アクセスシステム向け高速CMOS IF回路の開発(C-12.集積回路C(アナログ))
- CMOSブルートゥースLow-IFトランシーバ向けフィルタ自動チューニング回路および高速自動利得制御回路の開発(回路技術(一般、超高速・低電力・高機能を目指した新アーキテクチャ))
- CMOSブルートゥースLow-IFトランシーバ向けフィルタ自動チューニング回路および高速自動利得制御回路の開発
- 1.8V, CMOS LNAの自動ゲインキャリブレーションの一方式(電子回路)
- A-1-5 オンチップアクティブフィルタの周波数自動チューニング回路
- A-1-4 CMOS ブルートゥーストランシーバ用受信回路の試作評価
- C-12-35 LNA の自動ゲインキャリブレーションの一方式
- C-12-22 1.8V動作CMOS RF回路の試作
- A Novel False Lock Detection Technique for a Wide Frequency Range Delay-Locked Loop( Analog Circuit Techniques and Related Topics)
- アクティブタグ通信における周波数偏差補正法の検討(一般,移動通信ワークショップ)
- Design and Experimental Results of CMOS Low-Noise/Driver MMIC Amplifiers for Use in 2.4-GHz and 5.2-GHz Wireless Communications
- 2.4-GHz-Band CMOS RF Front-End Building Blocks at a 1.8-V Supply(Special Section on Analog Circuit Techniques and Related Topics)
- A New Broadband Buffer Circuit Technique and Its Application to a 10-Gbit/s Decision Circuit Using Production-Level 0.5μm GaAs MESFETs
- ACS-1-1 チップ面積増加のないフォアグランドデジタル補正ADCの提案(ACS-1.最新アナデジ混載LSI技術,シンポジウムセッション)
- ACS-1-1 チップ面積増加のないフォアグランドデジタル補正ADCの提案(ACS-1.最新アナデジ混載LSI技術,シンポジウムセッション)
- Key Technologies for Miniaturization and Power Reduction of Analog-to-Digital Converters for Video Use(Analog Circuit and Device Technologies)
- パイプライン型ADCの高速デジタルバックグランドキャリブレーション(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
- Background Self-Calibration Algorithm for Pipelined ADC Using Split ADC Scheme