次数5の規則的な相互結合ネットワークについて
スポンサーリンク
概要
- 論文の詳細を見る
次数5の規則的な相互結合ネットワークを提案し, その直径, 平均距離, ルーティングについて検討を行っている. コスト (次数×直径) をメジャーとして既存のネットワークとの比較を行っている. その結果, 実用上重要なネットワークサイズ8×8以上32×32以下において, 従来からの規則的なネットワークに比べてコストが小さいネットワークを見出した. 例えばネットワークサイズが1024の場合, 従来のMSnetはコストが42であったのに対し, 提案ネットワークではコストが35となった. さらにネットワークのノード数の上界を理論的に導出している. フォールトトレランスについても検討している.
- 社団法人電子情報通信学会の論文
- 1996-08-26
著者
関連論文
- 相撲ロボットの分散マイクロコンピュータ制御方式
- LANアナライザによる工学部LANエラー測定
- 非連携分散チェックポインティングのリカバラビリティ(インターネット環境でのデータ工学とディペンダビィリティ及び一般)
- 非連携分散チェックポインティングのリカバラビリティ
- D-10-7 SRAM を用いた可変論理セルで構成したメモリテスタの実装
- 部分ローテート型スキャン回路のテスタIPへの応用
- 差分スナップショットを伴う連携チェックポインティングの提案と評価(コンカレント工業)
- C-030 ロールバックの制約を考慮した最適非連携チェックポイント間隔に関する検討(C分野:アーキテクチャ・ハードウェア)
- データ複製用確率的台形プロトコルの解析と実装(グループ通信,通信プロトコル)(データ工学,ディペンダビリティ,一般)
- データ複製用確率的台形プロトコルの解析と実装(グループ通信,通信プロトコル)(データ工学,ディペンダビリティ,一般)
- C-023 修理系TMRプロセッサシステムの信頼性(C.アーキテクチャ・ハードウェア)
- ハイブリッドチェックポインティングの回復能力の評価(ディペンダブルコンピュータシステム及び一般)
- データリプリケーション用台形プロトコルの設計と実装(ディペンダブルコンピュータシステム及び一般)
- ハイブリッドチェックポインティングの回復能力の評価(ディペンダブルコンピュータシステム及び一般)
- データリプリケーション用台形プロトコルの設計と実装(ディペンダブルコンピュータシステム及び一般)
- D-10-8 FEC機能を提供するJavaアプレットの設計(D-10. ディペンダブルコンピューティング)
- D-10-4 非連携チェックポインティングの回復能力に関する評価モデル(D-10. ディペンダブルコンピューティング)
- 部分再試行による多数決冗長方式(VLSI設計とテスト)
- 非連携分散チェックポインティングのリカバラビリティ(インターネット環境でのデータ工学とディペンダビィリティ及び一般)
- 非同期分散TMRシステムの構成法に関する一考察(ディペンダブルソフトウェアとネットワーク)
- (n,n-1,m) 畳込み符号を用いた連続するパケット損の回復
- 畳込み符号を用いたバーストパケット損の回復
- インターネット上のエンドホスト間通信におけるバーストパケット損の測定
- D-10-13 ネットワークにおけるバーストパケット損失の測定とモデル化
- エンドホスト間における連続するパケット損失の性質
- 次数5の正則結合網の提案
- ネットワーク性能評価プログラムによるIPパケットの挙動解析
- 次数5の規則的な相互結合ネットワークについて
- 多種クロックをもつ論理回路の決定性組込みテスト
- 低消費電力基板型再構成テスタの開発(テスタ開発, LSIのテスト・診断技術論文)
- 基板電圧バックバイアス状態での低電圧テストにおける短絡欠陥検出能力の評価(テスト手法, LSIのテスト・診断技術論文)
- D-10-3 BAST方式のプロセッサ回路への適用に関する考察(D-10. ディペンダブルコンピューティング)
- LFSRを用いた擬似ランダムパターン発生器の初期値選択手順
- LFSRを用いた擬似ランダムパターン発生器の初期値選択手順
- LFSRを用いた擬似ランダムパターン発生器の初期値選択手順
- 部分ローテート型スキャン方式のプロセッサ回路への応用
- D-10-9 SRAMブロックを用いた論理回路の-構成手法(D-10.ディペンダブルコンピューティング,一般講演)
- BIST指向n検出TPGの提案
- BIST指向 n検出 TPGの提案
- BIST指向n検出TPGの提案
- TCP/IP処理用回路の設計とFPGAによる実装
- VHDLを用いて設計したJava仮想マシンのFPGAへの実装
- VHDLを用いて設計したJava仮想マシンのFPGAへの実装
- VHDLを用いて設計したJava仮想マシンのFPGAへの実装
- D-10-13 学内LANにおける不正アクセス検出に関する一検討(D-10.ディペンダブルコンピューティング,一般講演)
- D-10-11 畳込み符号を応用したリライアブルマルチキャストのバーストパケット損に対する評価
- 畳込み符号によるパケット損失回復方式のマルチキャスト通信における性能評価
- ワイナー・アッシュ符号によるパケット損失回復方式
- D-10-3 ワイナー・アッシュ符号を応用したパケット損失回復方式の検討
- インターネットチェックサムの2重, 3重誤り検出能力
- 有限なチェックポイント数を前提とした非連携チェックポインティングについての一考察
- 有限なチェックポイント数を前提とした非連携チェックポインティングについての一考察
- 畳込み符号を用いたディペンダブルTV会議システム
- 畳込み符号を用いたディペンダブルTV会議システム
- D-10-5 高信頼化TV会議システムにおける畳込み符号の実装
- 時間的ゆがみを伴う分散チェックポインティングについての一考察
- D-10-9 プロセス故障を考慮した非同期単方向リング上のリーダー選挙問題
- ある大学間のインターネット通信におけるパケット転送遅延の変動
- (n,k,m)畳込み符号を用いたパケット損回復方式の提案(信頼性,保全性,安全性)
- D-10-5 (2,1,m)畳込み符号のパンクチャ手法に関する考察
- D-10-8 畳込み符号によるパケット損失回復手法のマルチキャストへの適用に関する一考察
- D-10-7 畳込み符号によるパケット損失回復手法のバーストパケット損失への適用に関する一考察
- 畳込み符号を用いたパケット損失回復方式の回復能力の解析
- D-10-4 ISCAS85ベンチマーク回路におけるランダムパターン抵抗故障
- BIST用TPGにおけるATPGテストベクトルの利用
- BIST用TPGにおけるATPGテストベクトルの利用
- TCP/IPチェックサムの4重誤り検出能力に関する一考察
- ローカルエリアネットワークにおけるパケット多重通信の一実験
- 論理合成組合せ回路に対するLFSRによるテスト長
- 畳込み符号とエックスキャストを用いた高信頼化TV会議システムの実装(セッション5)
- 畳込み符号とエックスキャストを用いた高信頼化TV会議システムの実装
- 組込み自己テストにおけるテストパターン発生回路(LSI品質の保証のための提案)
- D-10-4 BIST用LFSRにおける多項式と初期値に関する考察
- トランジション故障を検出するBIST指向テストパターン発生回路
- D-10-7 BIST指向n検出テストパターンの圧縮法
- ATPGベクトルを利用したBIST用テストパターン発生回路
- ディレイ故障を検出するBIST用テストパターン発生回路
- ディレイ故障を検出するBIST用テストパターン発生回路
- 畳込み圧縮器における X マスク確率について(BIST と故障診断, VLSI 設計とテスト及び一般)
- 畳込み型テスト応答圧縮器における誤り見逃し率の解析(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 畳込み型テスト応答圧縮器における誤り見逃し率の解析(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 畳込み型テスト応答圧縮器における誤り見逃し率の解析(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- B-21-22 アドホックネットワークにおける機密性を考慮したデータ配置手法のアクセシビリティ評価(B-21. アドホックネットワーク, 通信2)
- スキャンBISTに対する初期値とフェーズシフタの選択手法(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- スキャンBISTに対する初期値とフェーズシフタの選択手法(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 個々のテストベクトルが検出できる縮退故障数の分布について
- PCクラスタを用いたナップサック問題の並列化
- 有限体上の畳込み符号を応用した高信頼マルチキャストに関する一考察(安全性及び一般)
- D-10-6 分散システムのチェックポイント生成頻度に関する解析的一考察
- D-10-4 高信頼化TV会議システムにおけるエックスキャストの実装
- 畳込み型テスト応答圧縮器における誤り見逃し率の解析
- 畳込み型テスト応答圧縮器における誤り見逃し率の解析
- 畳込み型テスト応答圧縮器における誤り見逃し率の解析(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- C-025 畳込み圧縮器における誤り見逃し率の評価に関する一考察(C.アーキテクチャ・ハードウェア)
- 有限体上の畳込み符号を応用した高信頼マルチキャストに関する一考察