超並列計算機CP-PACSにおける分子動力学法シミュレーション
スポンサーリンク
概要
- 論文の詳細を見る
本研究では,超並列計算機CP-PACS上で分子動力学法シミュレーションを実行し,実測に基づいた評価を行なう.プログラム作成に当たり,CP-PACS上でHXBの強力なノード間通信機能を活かし,分子分割法に基づく並列化を行なった.その結果,内部処理を均等に負荷分散することが可能となり,広いノード間通信バンド幅を利用することにより,最大512台のノードを用いて十分な台数効果を得ることができた.
- 社団法人情報処理学会の論文
- 1997-05-09
著者
-
朴 泰祐
筑波大学 電子・情報工学系
-
松原 正純
筑波大学電子・情報工学系
-
服部 正樹
筑波大学 電子・情報工学系
-
松原 正純
筑波大学 電子・情報工学系
-
板倉 憲一
筑波大学 電子・情報工学系
-
板倉 憲一
筑波大学計算物理学研究センター
-
朴 泰祐
筑波大学 計算科学研究センター
-
板倉 憲一
筑波大学 計算物理学研究センター
関連論文
- クラスタをメモリ資源として利用するためのMPIに基づいた高速大容量仮想メモリ(コンピュータシステム技術,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
- Heterogeneous Multi-Computer System : 連続体・多粒子系融合型超並列計算機システム
- 演算加速機構を持つオンチップメモリプロセッサの電力性能評価(ARC-3 : 性能評価およびモデリング,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 高性能・耐故障マルチリンクEthernet結合システムのNFSへの適用と評価(クラスタとグリッド技術)
- ユーザ透過に利用可能な耐故障・高性能マルチリンクEthernet結合システム(クラスタと省電力技術)
- T2K筑波システムにおけるLinpack性能評価(HPC-4:性能評価,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ:PEACH (集積回路)
- マルチパスネットワークを持つPCクラスタにおける動的経路制御システム(クラスタシステム)
- ディペンダブルな組込みシステムに適した省電力高性能通信機構(通信とグリッドII)
- tagged-VLANを用いたPCクラスタ向けマルチパスネットワークにおける動的ルーティング(HPC-13 : 通信II)
- EthernetマルチリンクによるPCクラスタ向け高バンド幅・耐故障ネットワークRI2N/UDP(ネットワーク)
- tagged-VLANとマルチリンクに基づくPCクラスタ向け高性能・耐故障ネットワークの実装と評価(Session 3:Cluster/Grid)
- VFREC-Net : ドライバ制御によるtagged-VLANを用いたPCクラスタ向けマルチパスネットワーク(ネットワーク)
- UDPによるファイアウォール越えを用いたP2Pオーバーレイネットワーク(HPC-7 : 分散環境(1))
- 超並列計算機CP-PACSにおける分子動力学法シミュレーション
- 超並列計算機CP-PACSにおけるPVMの実装
- CP-PACSパイロットモデルにおけるLINPACKベンチマークの高速化
- CP-PACSパイロットモデルにおけるNAS並列ベンチマークの評価
- 超並列計算機CP-PACSにおけるNAS-PBの仮想評価
- OpenMPを用いた並列ベンチマークプログラムによる組込み向けマルチコアプロセッサの評価(ARC-5:並列処理1,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- プリフェッチ機構を持つマルチコア向けソフトウェア分散共有メモリシステム(HPC-14:分散処理,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- ハイパクロスバ・ネットワークにおける転送性能向上のための手法とその評価
- ハイパクロスバ網における適応ルーチングの導入とその評価
- ハイパクロスバ・ネットワークにおけるバッファの利用法と転送性能について
- ハイパクロスバ・ネットワークにおけるバーチャル・カット・スルーの性能評価
- オンチップメモリプロセッサでの演算加速機構の検討(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- PCクラスタにおける電力実行プロファイル情報を用いたDVS制御による電力性能の最適化(クラスタシステム)
- 超低電力メガスケールシステムのプロトタイプ : MegaProto
- オンチップメモリプロセッサでの演算加速機構の検討(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- マルチレール相互結合網における通信プロファイリングに基づく性能最適化
- トラフィック量に適応する非対称マルチリンクEthernetトランキング
- 分散メモリ向け並列言語XcalableMPコンパイラの実装と性能評価
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- 並列プログラム自動最適化ツールTEA Expertの実並列計算機における評価
- XcalableMPによるNAS Parallel Benchmarksの実装と評価
- 行列積を用いた古典Gram-Schmidt直交化法の並列化
- 計算素粒子物理学分野の国際データグリッドILDGと国内グリッドJLDG(グリッドI)
- PACS-CSにおける隣接通信性能の高速化(HPC-13 : 通信II)
- PACS-CSのための高性能通信ライブラリインターフェイスの設計(HPC-12 : 大規模運用システム(2))
- 行列積を用いた古典Gram-Schmidt直交化の並列化手法の検討(数値計算2)
- 演算加速機構を持つオンチップメモリプロセッサの検討と電力性能評価
- DVFS制御を目的としたプログラムの領域分割(Session 6:低消費電力)
- MegaProto/Eにおける電力性能評価および電力性能最適化の検討(Session 6:低消費電力)
- DVS制御による負荷不均衡のある並列プログラムの電力量削減手法(クラスタシステム)
- PCクラスタにおける全体電力プロファイルを用いた電力性能最適化(ARC-1:低電力アーキテクチャ,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- 科学技術計算用超並列クラスタPACS-CSの実装と基本性能評価(HPC-12 : 大規模運用システム(2))
- 組込み機器向けon-chip/off-chipコア間通信機構の実装と評価
- 組込み機器向けon-chip/off-chipコア間通信機構の実装と評価
- 組込み機器向けon-chip/off-chipコア間通信機構の実装と評価
- 組込み機器向けon-chip/off-chipコア間通信機構の実装と評価
- クラスタをメモリ資源として利用するためのMPIによる高速大容量メモリ
- 分散メモリ向け並列言語XcalableMPにおけるユーザ定義データ分散機能の検討
- 非対称な形状に適応する高バンド幅multi-link Ethernet
- 組込み機器向けon-chip/off-chipコア間通信機構
- XcalableMPによるNAS Parallel Benchmarks の実装と評価
- 分散メモリ向け並列言語XcalableMPコンパイラの試作と評価
- 高性能・耐故障マルチリンクEthernet結合システムの性能評価
- ユーザ透過に利用可能な高性能・耐故障マルチリンクEthernet結合システム
- メモリバスアクセス率に基づくSMP-PCクラスタの性能評価
- 複数グリッドジョブ実行システムの計算資源を統合・利用するGrid RPCシステムの設計と実装(グリッドシステム)
- 分散メモリ向け並列言語 XcalableMP におけるユーザ定義データ分散機能の検討
- PCI Express による省電力・高信頼・高性能通信リンクのためのコミュニケータチップ : PEACH
- 超並列ネットワーク MDX用ルータチップの自動設計システム
- MDX-Baseline : 交信局所性とランダム交信能力を共に満足する網
- 超並列計算機CP-PACSにおけるNPB Kernel CGの評価(並列処理)
- 超並列計算機CP-PACSのネットワーク性能評価
- 超並列計算機CP-PACSの基本性能評価
- 超並列計算機CP-PACSのCGベンチマークによる性能評価
- 並列計算機の仮想性能評価システムVIPPES
- リストベクトル処理における擬似ベクトルプロセッサPVP-SWの評価
- マルチスレッド処理におけるキャッシュ構成方式の検討
- 組込み機器向け on-chip/off-chip コア間通信機構の実装と評価
- 組込み機器向け on-chip/off-chip コア間通信機構の実装と評価
- 組込み機器向け on-chip/off-chip コア間通信機構の実装と評価
- メモリバンド幅に着目したマルチコアノード上のアプリケーション最適化
- 組込み機器向け on-chip/off-chip コア間通信機構
- SMP-PCクラスタにおけるOpenMP+MPIの性能評価
- SMP-PCクラスタにおけるOpenMP+MPIの性能評価
- 共有メモリPCクラスタにおけるハイブリッド並列プログラムの性能評価
- 超並列計算機のためのCommodity Networkに基づく並列入出力・可視化システム
- 分散メモリ向けデータ並列言語OpenMPDの設計と実装(コンパイラ及びツール,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- 分散メモリ向けデータ並列言語OpenMPDの設計と実装(コンパイラ及びツール,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- 分散メモリ型並列計算機における並列入出力システム
- スライドウインドウを用いた擬似ベクトル処理
- ハイパフォーマンスコンピューティングに適したメモリアーキテクチャの予備評価
- 擬似ベクトルプロセッサPVP-SWのシミュレーション評価
- PVP-SWとハイパクロスバ・ネットワークを用いた計算機の評価
- ハイパクロスバ・ネットワークにおけるNASベンチマークの評価
- 2000-HPC-82-31 汎用可視化ツールAVS/Expressの並列化とその性能評価
- 並列入出力機構を用いた可視化システムの提案
- 超並列計算機CP-PACSにおける大規模分子動力学法シミュレーション (並列処理)
- コモディティネットワークに基づく並列入出力システム
- CP-PACSにおける空間分割法による分子動力学法シミュレーション
- ハイパクロスバ・ネットワークにおける適応ルーティングの実現方法とその評価
- 大規模データ並列プログラムの性能予測手法とNPB 2.3の性能評価 (並列処理)
- 高精度大規模並列プログラムシミュレーション環境によるNPBの挙動解析
- インスツルメンテーションに基づく性能評価環境の高精度化
- ハイパクロスバ・ネットワークの性能評価
- ハイパクロスバ ・ネットワークにおける並列ソート処理