組込み機器向け on-chip/off-chip コア間通信機構
スポンサーリンク
概要
- 論文の詳細を見る
- 2009-08-04
著者
関連論文
- Heterogeneous Multi-Computer System : 連続体・多粒子系融合型超並列計算機システム
- GridRPCシステムにおけるリモートプログラムシッピング機構
- 高性能・耐故障マルチリンクEthernet結合システムのNFSへの適用と評価(クラスタとグリッド技術)
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ:PEACH (集積回路)
- マルチパスネットワークを持つPCクラスタにおける動的経路制御システム(クラスタシステム)
- 超並列計算機CP-PACSにおける分子動力学法シミュレーション
- OpenMPを用いた並列ベンチマークプログラムによる組込み向けマルチコアプロセッサの評価(ARC-5:並列処理1,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- 組込み機器向けon-chip/off-chipコア間通信機構の実装と評価 (ディペンダブルコンピューティング)
- 組込み機器向けon-chip/off-chipコア間通信機構の実装と評価 (コンピュータシステム)
- 超低電力メガスケールシステムのプロトタイプ : MegaProto
- マルチレール相互結合網における通信プロファイリングに基づく性能最適化
- トラフィック量に適応する非対称マルチリンクEthernetトランキング
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
- 仮想マシンとSpecCデバイスモデルを統合したデバイス故障エミュレータの実現
- 組込み機器向けon-chip/off-chipコア間通信機構の実装と評価
- 組込み機器向けon-chip/off-chipコア間通信機構の実装と評価
- 組込み機器向けon-chip/off-chipコア間通信機構の実装と評価
- 組込み機器向けon-chip/off-chipコア間通信機構の実装と評価
- 非対称な形状に適応する高バンド幅multi-link Ethernet
- 組込み機器向けon-chip/off-chipコア間通信機構
- XcalableMPによるNAS Parallel Benchmarks の実装と評価
- 仮想マシンと SpecC デバイスモデルを統合したデバイス故障エミュレータの実現
- 高性能・耐故障マルチリンクEthernet結合システムの性能評価
- ユーザ透過に利用可能な高性能・耐故障マルチリンクEthernet結合システム
- 分散メモリ向け並列言語 XcalableMP におけるユーザ定義データ分散機能の検討
- HPC向けオンチップメモリプロセッサアーキテクチャSCIMAのSMP化の検討と性能評価
- PCI Express による省電力・高信頼・高性能通信リンクのためのコミュニケータチップ : PEACH
- 超並列ネットワーク MDX用ルータチップの自動設計システム
- MDX-Baseline : 交信局所性とランダム交信能力を共に満足する網
- リストベクトル処理における擬似ベクトルプロセッサPVP-SWの評価
- マルチスレッド処理におけるキャッシュ構成方式の検討
- 組込み機器向け on-chip/off-chip コア間通信機構の実装と評価
- 組込み機器向け on-chip/off-chip コア間通信機構の実装と評価
- 組込み機器向け on-chip/off-chip コア間通信機構の実装と評価
- メモリバンド幅に着目したマルチコアノード上のアプリケーション最適化
- 非対称な形状に適応する高バンド幅 multi-link Ethernet
- 組込み機器向け on-chip/off-chip コア間通信機構
- SMP-PCクラスタにおけるOpenMP+MPIの性能評価
- SMP-PCクラスタにおけるOpenMP+MPIの性能評価
- スライドウインドウを用いた擬似ベクトル処理
- ハイパフォーマンスコンピューティングに適したメモリアーキテクチャの予備評価