並列処理システムにおける同期のためのオーバーヘッドの削減とスケジューリングについて
スポンサーリンク
概要
- 論文の詳細を見る
MIMD型の並列処理システムでは、タスクを細分し、高多重並列処理を行おうとしても、同期のためのオーバーヘッドが大きくなり、並列処理の効果が上がらなくなる。各プロセッサがFIFOキューを持ち、実行可能となった各タスクは、これらのFIFOキューに投入され、各プロセッサは自分のFIFOキューから先着順にタスクの実行をしていくような並列処理システムにおいては、先行制約に関する同期のオーバーヘッドの削減に関していくつかの結果が知られている。本論文では、これらの結果を考慮に入れたスケジューリングについて述べる。
- 一般社団法人情報処理学会の論文
- 1989-10-16
著者
-
有田 五次郎
九州工業大学情報工学部知能情報工学科
-
有田 五次郎
九州工業大学
-
永松 正博
九州工業大学工学部
-
尾崎 敦夫
Rwcp超並列三菱研究室
-
永松 正博
九州工業大学
-
有田 五次郎
九州産業大学情報科学部
-
佐々木 貴康
九州工業大学
-
尾崎 敦夫
九州工業大学
-
永松 正博
九州工業大
関連論文
- TK-3-7 価値および好奇心に基づく移動ロボットの脳型行動創発(TK-3. 脳型コンピュータの原型を求めて,大会委員会企画)
- C-4 HW/SW協調動作に対するブロックダイアグラム環境利用に関する一評価(FPGA,C.アーキテクチャ・ハードウェア)
- FPGA/DSPによる協調処理環境の構築
- SHOKE2000:PCI-Based FPGA Cardの開発とその評価
- FPGAを実装したPCIカードによる分散共有メモリ型並列計算機の構築
- 情報駆動学の実現抽象化階層とドメイン・モデリングから見たミドルウェアに関する一考察
- ニューラルネットワークの並列実行によるSATの解法
- 各種プラットフォームにおけるDSMクラスタの性能と拡張性に関する評価
- 各種プラットフォームにおけるDSMクラスタの性能と拡張性に関する評価
- TCP/IPプロトコル処理の高速化に関する評価
- 再収れん経路の解析による故障リストの空判定を用いた同時故障シミュレーションの高速化
- 再収れん経路の解析による故障リストの空判定を用いた同時故障シミュレーションの高速化
- TK-3-7 価値および好奇心に基づく移動ロボットの脳型行動創発(TK-3. 脳型コンピュータの原型を求めて,大会委員会企画)
- TK-3-7 価値および好奇心に基づく移動ロボットの脳型行動創発(TK-3. 脳型コンピュータの原型を求めて,大会委員会企画)
- TK-3-7 価値および好奇心に基づく移動ロボットの脳型行動創発(TK-3. 脳型コンピュータの原型を求めて,大会委員会企画)
- TK-3-7 価値および好奇心に基づく移動ロボットの脳型行動創発(TK-3. 脳型コンピュータの原型を求めて,大会委員会企画)
- TK-3-7 価値および好奇心に基づく移動ロボットの脳型行動創発(TK-3. 脳型コンピュータの原型を求めて,大会委員会企画)
- TK-3-7 価値および好奇心に基づく移動ロボットの脳型行動創発(TK-3. 脳型コンピュータの原型を求めて,大会委員会企画)
- ファジィグラフの連結構造分析を用いたオブジェクト指向ソフトウェアにおけるクラス構造の複雑さに関する考察
- 一対比較法を用いたメンバ間の依存関係の定量化と保守性の指標に関する考察
- 再収れん経路の解析による故障リストの空判定を用いた同時故障シミュレーションの高速化
- 情報科学教育におけるアルゴリズム記述に関する研究
- ニューラルネットワークと列挙法の組み合わせによるSATの解法
- オブジェクトの構造的な複雑さに関する考察
- 情報科学教育におけるアルゴリズム記述用言語
- 入力パターン並列処理による故障リストの空判定を用いた同時故障シミュレーションの高速化
- 検出済み故障を考慮した同時故障シミュレーションの高速化手法
- 故障リストの空判定と入力パターン並列処理による同時故障シミュレーションの高速化
- 各信号線で制御可能な値の解析による冗長故障の判定
- 各信号線で制御可能な値の解析による冗長故障の判定
- 並列処理システムにおける同期のためのオーバーヘッドの削減とスケジューリングについて
- 2000-ARC-139-30 キュー構造プログラムカウンタによる多重投機実行機構
- ラグランジュの方法による仮説推論に関する研究(一般講演)
- SATにおける節の構成とラグランジュニューラルネットワークによる解法の効率に関する研究(一般講演)
- 目的関数付き充足可能性問題に対するラグランジュの方法を用いた近似解法(一般講演)
- 最大充足可能性問題に対するラグランジュの方法を用いた近似解法(一般講演)
- 反応粒子場による動的データベースを取りこんだ記号粒子蓄積型ニューロンモデル(ファジィ・ニューロ)
- 記号粒子蓄積型ニューロンモデルにおける反応モデル(一般講演11)
- 情報駆動学の実現抽象化階層とドメイン・モデリングから見たミドルウェアに関する一考察
- FPGAを実装したPCIカードによる分散共有メモリ型並列計算機の構築
- FPGAを実装したPCIカードによる分散共有メモリ型並列計算機の構築
- 2H-4 PCIカードを用いた共有メモリ制御モジュールの設計
- ラグランジュの方法による制約充足問題の解法(一般講演,ライフサイエンスとソフトンピューティング)
- 充足可能性問題のラグランジュの方法による解法への発見的手法に関する研究(一般講演)
- 分散ネットワークシステムにおける教育と運用
- TCPを用いた分散環境のための電子黒板システムとその性能評価
- 工学系学生のための情報処理集合教育環境の設計と構築
- 正規トレース集合を用いた並行分散プロセスの合成
- 9P-C-3 モーションサンプルと窓を使用した複数移動物体の追跡(C会場 大学院生・学部学生 奨励賞セッション)
- HYPHENクラスタにおける基本プリミティブの設計と実装
- 建設的タイミング違反方式に基づくALUのHDL設計とその評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 建設的タイミング違反方式に基づくALUのHDL設計とその評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 可変レイテンシパイプライン技術と演算結果再利用技術の併用による演算レイテンシ削減
- 値予測を用いた命令流分割によるエネルギー消費量削減
- 命令冗長性を利用したフォールトトレラントプロセッサ
- 命令冗長性を利用したフォールトトレラントプロセッサ
- 命令冗長性を利用したフォールトトレラントプロセッサ
- 低消費電力プロセッサアーキテクチャ向けクリティカルパス予測器の提案
- 大規模スーパースカラプロセッサ向け命令発行機構
- 大規模スーパースカラプロセッサ向け命令発行機構
- 大規模スーパースカラプロセッサ向け命令発行機構
- 並列プログラミングライブラリPPElibにおける適応型メモリバッファリングの実装と評価(並列処理)
- クラス継承による並列プログラミングライブラリの設計と実装
- Javaベース広域並列処理環境の構築
- 同期操作を隠蔽した並列プログラミングライブラリの実装と評価
- ハードウェア記述言語を用いたマルチキャッシュシステムのモデル化と性能評価
- 分散処理システムを利用した並列処理環境における通信処理の影響
- 書換え可能なLSIによる可変構造型相互結合網の実現法 (並列処理)
- MIMD型並列計算機HYPHEN C-16における性能評価用プログラミングシステム
- MIMD型並列計算機における2進木構造アクセス機構の性能評価
- 階層構造高多重並列計算機実験システムHYPHEN C-16について
- 階層ル-チングバスについて
- プログラマブル論理ICを用いたH-Rバス用スイッチの設計
- FIFOキューを同期手段とする並列プログラムについて(III) : 実行管理機構
- 並列処理マシンHYPHENB-16の実行管理機構
- UNIXネットワークにおける並列実行環境の構築
- FPGA/DSPによる協調処理環境の構築
- FPGA/DSPによる協調処理環境の構築
- コンパイラ最適化レベルのデータ投機実行に与える影響
- 充足可能性問題を解くニューラルネットワークの相互結合網による実現について(一般講演,ライフサイエンスとソフトンピューティング)
- 0/1の局所性を利用したデータ値予測機構のハードウエア量削減
- COSMOSプロセッサにおける最適化の一実施例
- COSMOSプロセッサにおける最適化の一実施例
- COSMOSプロセッサにおける最適化の一実施例
- マイクロプロセッサ向け低消費電力アーキテクチャのHDL設計とその評価
- マイクロプロセッサ向けフォールトトレランス技術におけるペナルティ削減
- 遅延故障を考慮したフォールトトレランス技術に基づく低消費電力方式
- 遅延故障を考慮したフォールトトレランス技術に基づく低消費電力方式
- 頻繁な値の局所性を考慮したデータ値予測機構のハードウェア量削減
- COSMOSプロセッサにおける最適化の有効性
- 頻繁な値の局所性を考慮したデータ値予測機構のハードウエア量削減
- COSMOSプロセッサにおける最適化の有効性
- タグビット幅を考慮したデータ値予測機構のハードウエア量削減
- KIT COSMOSプロセッサ : 背景と着想
- KIT COSMOSプロセッサ : 背景と着想
- KIT COSMOSプロセッサ : 背景と着想
- 命令レベル並列プロセッサにおける可変レイテンシパイプラインの効果
- 5H-5 DSPとCPUによるジェスチャ認識プログラムの作成
- FIFOキューを同期手段とする並列プログラムの実行における同期のためのオーバーヘッドの削減について(計算アルゴリズムの基礎理論)
- 2H-5 FPGA/DIMMを実装したPCIカードの作製