計算機工学一貫教育用マイクロプロセッサQP-DLXの開発
スポンサーリンク
概要
- 論文の詳細を見る
「ソフトウェアから,計算機アーキテクチャ,論理回路設計,集積回路設計・製造に至る計算機工学一貫教育」用マイクロプロセッサQP-DLX(Kyushu University Education-Purpose DLX Microprocessor)の開発プロジェクトについて述べる.アーキテクチャとしては,「J.L. Hennessy and D.A.Patterson:Computer Architecture: A QuantitativeApproach」の中で教材として用いられているDLXアーキテクチャを採用している.QP-DLXの開発構想を述べ,命令パイプライン,内部動作の観測機能,割込みなどの仕様,および開発状況について報告する.
- 1993-06-11
著者
-
岩井原 瑞穂
九州大学大学院システム情報科学研究院
-
山田 哲也
九州大学大学院総合理工学研究科情報システム学専攻
-
中川 智水
九州大学大学院総合理工学研究科情報システム学専攻
-
斎藤 靖彦
九州大学大学院総合理工学研究科情報システム学専攻
-
山家 陽
九州大学大学院総合理工学研究科情報システム学専攻
-
國貞 勝弘
九州大学大学院総合理工学研究科情報システム学専攻
-
永浦 渉
九州大学大学院総合理工学研究科情報システム学専攻
-
中村 秀一
九州大学大学院総合理工学研究科情報システム学専攻
-
赤星 博輝
九州大学大学院総合理工学研究科情報システム学専攻
-
安浦 寛人
九州大学大学院総合理工学研究科情報システム学専攻
-
山田 哲也
九州大学大学院法学研究院:(財)日本国際問題研究所
-
權 五鳳
九州大学大学院総合理工学研究科
-
村上 和彰
九州大学大学院 システム情報科学研究院 情報知能工学部
-
安浦 寛人
九州大学大学院 システム情報科学研究院
-
岩井原 瑞穂
九州大学大学院総合理工学研究科情報システム学専攻
-
村上 和彰
九州大学大学院総合理工学研究科情報システム学専攻
-
村上 和彰
九州大学大学院 システム情報科学研究院 情報理学部門
関連論文
- 演算/メモリ性能バランスを考慮したCell/B.E.向けオンチップ・メモリ活用法とその評価(オンチップ・ネットワーク/メモリシステム,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 科学技術計算を対象とした大規模再構成可能データパスの性能評価(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
- 教官の研究教育活動等報告書データベースシステムの開発と運用
- 重要度と誘目性を考慮した大量情報の提示手法及び表示達成度を用いた評価について
- 非同期型コミュニケーションにおけるトランザクションの動的構築
- トランザクション機能を持つ構造化メッセージにおける協調作業の制約の表現
- 協調作業の一貫性管理のためのメッセージ構造の動的再構成
- 高機能トランザクションモデルを用いたメッセージ管理
- 分散協調設計におけるメッセージ管理とトランザクション管理の統合
- 分散協調作業のためのバージョンフロー・モデルについて
- 計算機工学一貫教育用マイクロプロセッサQP-DLXの開発
- 動的再構成可能プロセッサVulcan2とそのソフトウェア開発環境ISAccに関する研究(リコンフィギャラブルプロセッサ,リコンフィギャラブルシステム,一般)
- 動的再構成可能プロセッサVulcanの評価(FPGAとその応用及び一般)
- 動的再構成可能プロセッサ Vulcan の評価
- チップマルチプロセッサにおけるメモリ負荷変動の定量的解析(オンチップ・ネットワーク/メモリシステム,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- トランザクショナルメモリにおける並列実行トランザクション数動的制御法の提案とその評価(並列処理,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 演算/メモリ性能バランスを考慮したCMP向けヘルパースレッド実行方式の提案と評価(並列処理,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- チップマルチプロセッサにおけるメモリ負荷変動の定量的解析(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- 光バスクラスタシステムの仕様と基本性能の評価
- 分散共有メモリ型計算機クラスタにおける遅延キャッシュ・コヒーレンシ・プロトコルの性能評価
- C-12-32 演算器配列型アクセラレータの温度解析(C-12.集積回路,一般セッション)
- PPRAM-MOE:分子軌道計算専用サーバMOEプロセッシング・ノードLSI
- PPRAM-MOE:分子軌道計算専用サーバMOEのプロセッシング・ノードLSI
- PPRAM-MOE:分子軌道計算専用サーバMOEプロセッシング・ノードLSI
- SRAM/DRAMハイブリッド・キャッシュにおける実行時動作モード決定法の提案
- Partially Direct SCF 法の開発と性能評価
- 科学技術計算専用ロジック組込み型プラットフォーム・アーキテクチャ技術をもちいた化学計算専用計算機の開発 : 概要と成果
- 化学計算専用計算機のプラットフォームシステム
- D-1-5 掌紋による生体認証の計算時間と精度の関係(D-1.コンピュテーション,一般セッション)
- 近似文字列照合プログラム実行の特徴解析と高速化に関する検討(解析・省電力,SWoPP2006)
- ビットパラレル手法によるアライメントアルゴリズム
- ビットパラレル手法によるアライメントアルゴリズム(バイオ)
- 協調作業の一貫性管理のためのメッセージ構造の動的再構成
- 動的再構成可能プロセッサVulcanの評価(FPGAとその応用及び一般)
- 動的再構成可能プロセッサVulcanの評価(FPGAとその応用及び一般)
- 動的再構成可能プロセッサVulcanの評価(FPGAとその応用及び一般)
- 動的再構成可能プロセッサ Vulcan の評価
- 動的再構成可能プロセッサ Vulcan の評価
- 動的再構成可能プロセッサ Vulcan の評価
- 実行不能パスを考慮したHDL記述のプログラムスライシング・アルゴリズム
- 低消費電力化を目的とした Gated-Clock によるビット幅可変方式
- デルタ遅延に基づくVHDL記述のスライシングアルゴリズム
- デルタ遅延に基づくVHDL記述のスライシングアルゴリズム
- グループ化された仕様記述に基づくパイプライン・プロセッサの設計検証
- NeuMOSを用いたパラレルカウンタ型乗算器
- ニュｰロンMOSトランジスタを用いたパラレルカウンタ型乗算器の設計
- On the Computational Power of Binary Decision Diagram with Redundant Variables
- 教育用32ビットマイクロプロセッサQP-DLXの設計における設計検証
- C-12-31 命令フェッチ機構の共有に基づく低消費エネルギー化手法の提案(C-12.集積回路,一般セッション)
- 大規模再構成可能データパスにおける実行前処理削減方式の検討
- 大規模再構成可能データパスにおける実行前処理削減方式の検討
- Weak Consistencyを利用した遅延キャッシュ・コヒーレンシ・プロトコル
- 「高度応用のための情報ベースモデルとその実現技術」を目指して (メディア統合および環境統合のための高機能データベースシステム、および一般)
- ユーゴスラヴィアの国際連合における地位について
- 教育用計算機QP-DLXの開発と開発環境
- 教育用計算機QP-DLXの開発と開発環境
- バージョンフロー・モデルを用いた設計プロセス管理について
- バージョンフロー・モデルを用いた設計プロセス管理について
- レジスタ割り付けを同時に行う命令レベル並列プロセッサ向け広域コードスケジューリング手法
- レジスタ割り付けを同時に行う命令レベル並列プロセッサ向け広域コードスケジューリング手法
- 命令レベル並列プロセッサに対するコンディションベクタを用いた広域コードスケジューリング手法の評価
- 教育用32ビットマイクロプロセッサQP-DLXのハードウェア記述言語による設計
- ハードウェア/ソフトウェア同時協調設計のためのSoft-Core Processor
- ハードウェア/ソフトウェア同時協調設計のためのSoft-Core Processor
- 超並列計算機におけるデータ転送の最適化について
- PVM/AP1000の実現および通信性能評価
- メッセージ交換型マルチコンピュータの通信性能 : AP1000に関する通信性能モデリングおよび性能評価
- 二分決定グラフを用いた演繹データベースの結合処理
- 単項演算に対する局所計算可能な符号化とその符号長に関する考察
- 教育用32ビットマイクロプロセッサQP-DLXの設計における論理合成とテスト生成
- 単項演算に対する局所計算可能な符号化とその符号長に関する考察
- 超並列計算機におけるデータ分割 : 配置の最適化について
- 高性能プラットフォーム要素マイクロプロセッサ・アーキテクチャ : 方式検討
- ハイパスカラ・プロセッサ・アーキテクチャ : 動作原理および性能評価
- ハイパースカラ・プロセッサ『中洲1号』の開発環境および開発状況
- ハイパースカラ用最適化コンパイラの開発 : ステージ・バランシングを用いたソフトウェア・パイプライニング
- ハイパースカラ・プロセッサ・アーキテクチャ : ハイパフォーマンス・プロトタイプ・プロセッサの設計および予備性能評価
- ハイパースカラ・プロセッサ・アーキテクチャ : ソフトウェア・パイプライニング処理に関する性能評価
- ハイパースカラ・プロセッサ・アーキテクチャ : ソフトウェア・パイプライニング処理に関する性能評価
- ハイパースカラ・プロセッサ・アーキテクチャ : 実現上の課題
- アーキテクチャ評価用コンパイラの自動生成
- アーキテクチャ評価用コンパイラの自動生成
- 情報抽出技術を用いたアーキテクチャ評価用シミュレーション・モデルの生成
- コンディションベクタを用いたコンパイラの最適化
- ハードウェア記述言語からの情報抽出 : コンパイラの自動生成への適用
- プロセッサの命令レベルシミュレーションモデルの自動生成
- RTレベルのHDL記述を用いたプロセッサ設計の比較
- SA-3-3 HDL記述からの情報抽出を中心とするハードウェア/ソフトウェア協調設計(SA-3. ハードウェア/ソフトウェア・コデザイン,シンポジウム)
- 計算アーキテクチャ設計支援に関する考察
- 計算機アーキテクチャ設計支援に関する考察
- 協調作業支援における表示要求を考慮したオブジェクト表示の最適化
- 協調作業支援における表示要求を考慮したオブジェクト表示の最適化
- 動的ビュー代数を用いた不完全情報の処理
- 遅延評価可能な質問言語と協調作業支援への応用
- The Worst Case Size of OBDD Graph Representations and Patricia BDDs
- 関係の非明示的表現と演繹データベース質問処理への応用
- 教育用32ビットマイクロプロセッサQP-DLXの設計におけるレイアウト
- 情報抽出技術を用いたアーキテクチャ評価用シミュレーション・モデルの生成
- レイトレーシング法を高速処理する専用並列レンダリング・マシンの構想
- The Case for the Balanced Instruction Set Computer : SIMP(単一命令流/多重命令パイプライン)方式に向いた命令セット・アーキテクチャ