多数演算器方式における演算器利用率の検討
スポンサーリンク
概要
- 論文の詳細を見る
本稿では、非常に多数の演算器をチップ上に集積し、それらの接続形態を動的に変更することでプログラムの最適な実行を目指す多数演算器方式のフェッチ・ステージでは投機的に分岐成立と不成立の両方の制御流をフェッチするEager Executionにより高い並列性の抽出を目指すが、一方で演算器の利用率を高めるために、実行する確率の低い制御流の枝刈りが必要となる。枝苅りをおこなうEager Executionの評価結果より、フェッチする命令数の爆発的な増加を抑えながら、逐次実行と比較し7.2倍の性能向上率が達成できることがわかった。
- 一般社団法人情報処理学会の論文
- 1997-08-20
著者
-
安島 雄一郎
東京大学大学院工学系研究科
-
吉瀬 謙二
東京大学大学院工学系研究科:(現)電気通信大学大学院情報システム学研究科
-
田中 英彦
東京大学大学院工学系研究科
-
辻 秀典
東京大学大学院 工学系研究科
-
中村 友洋
東京大学大学院工学系研究科
-
中村 友洋
(株)日立製作所 中央研究所
-
辻 秀典
情報セキュリティ大学院大学
-
吉瀬 謙二
東京工大
-
吉瀬 謙二
東京大学大学院工学系研究科
関連論文
- Botnetの命令サーバドメインネームを用いたBot感染検出方法(セッション1)
- データ取得性制御可能なP2Pネットワークアーキテクチャの提案(情報通信基礎サブソサイエティ合同研究会)
- セキュアなアプリケーション開発のための要求・デザインパターンの提案(セッション5-B:セキュアプロトコルとセキュアソフトウェア開発)
- 2N-7 教養番組のテキスト教材における手順の構造化
- 医療分野におけるRFIDタグシステムの情報セキュリティの確保(セッション1-B:セキュリティ応用技術)
- (2)パネル討論 : アーキテクチャ研究の将来(150回研究会記念特別企画)
- 150回研究会記念特別企画(2)パネル討論 : アーキテクチャ研究の将来
- 2レベル・ストライド値予測機構の可能性検討(並列処理)
- 3H-4 ストアキューの拡張によるロードトラフィックの削減方式
- 3H-2 複数パス実行時におけるキャッシュトラフィックの傾向分析
- V_LD_Pアーキテクチャにおけるデータアクセスの軽減手法
- 2H-6 ショート・リブド・データの動的な予測に関する検討
- ALU-NET : VLDPアーキテクチャにおける命令実行機構
- VLDPアーキテクチャにおける実行パス制御方式の検討
- 命令ストリーミング : 複数パスの投機処理に適した命令列構成方式
- VLDPアーキテクチャの性能に関する初期的考察
- 命令ウィンドウの動的最適化
- V_LD_Pアーキテクチャにおける実行パス制御機構
- 例外回復可能な複数パス実行機構の提案
- 大規模データパスプロセッサにおける命令供給システム
- 大規模な投機的処理における分岐制御機構
- 複数パスの投機的実行を考慮した例外回復機構
- 複合ストライド法によるロードアドレス予測
- 実行パス予測における確率伝播手法の検討
- ALU-Netを用いることによるデータ移動の効率化
- 5-2-1 東京大学「情報科学技術戦略コア」(5-2 情報・電気・電子分野の21世紀COE,3プロジェクトの拠点リーダーより)(5.大学での研究プロジェクト : 21世紀COEプログラム)(グローバル化時代の教育と研究)
- 科学者倫理の確立に向けて声明表出に際しての会長談話, 声明「科学者の行動規範について」
- 周波数成分の重なり適応処理を用いた複数楽器の音源同定処理
- 特徴量に注目した複数楽器の演奏における音源同定処理
- ICOTone : 音楽情報認識ユニットninoru
- L-022 仮想マシンモニタにおけるデバイスドライバ安全性向上に関する提案(L分野:ネットワーク・セキュリティ)
- 分散システムにおけるCapabilityを用いた資源アクセス制御
- アプリケーション・プラットフォームとしてのセキュアOSに関する初期的検討
- M_053 分散環境におけるセキュアな資源管理方式に関する研究(M分野:アーキテクチャ・ユビキタス・セキュリティ)
- 手書きスケッチによる3次元モデリングシステム Teddy--フリーハンドで自由曲線を描くだけで手軽に3次元モデルを作成できる
- 医療分野におけるRFIDタグシステムの情報セキュリティの確保(セッション1-B:セキュリティ応用技術)
- シンクライアントアーキテクチャをベースにしたセキュアクライアントの検討
- シンクライアントアーキテクチャをベースにしたセキュアクライアントの検討
- 談話解析に基づく場面の同定とその評価
- ニューラルネットワークと記号処理の統合による連想補完文字認識
- 論理プログラミングを基礎とした認可ポリシ記述言語
- 料理映像の構造解析による調理手順との対応付け(マルチメディアパターン処理)
- 動きに基づく料理映像の自動要約(画像の認識と理解)
- 料理映像の特徴を利用した要約手法の検討
- 分散共有メモリ型超並列計算機におけるディレクトリ方式と相互結合網について
- 機密情報共有に有用な情報フロー制御モデルの提案
- 幾何学的制約を考慮した図形編集手法
- 5D-4 図形間の類似性を利用した描画予測
- コンプリーションによるオンライン手書き文字入力支援
- クラスタ型プロセッサのための分散投機メモリフォワーディング(プロセッサアーキテクチャ)
- 発行時間差に基づいた命令ステアリング方式(プロセッサアーキテクチャ)
- クリティカルパス情報を用いた分散命令発行型マイクロプロセッサ向けステアリング方式(アーキテクチャ)
- VLDP3アーキテクチャにおけるメモリリネーミング手法の検討
- VLDP3アーキテクチャにおけるレジスタ値の高速Forwarding手法の提案
- VLDP3アーキテクチャに対するコード生成の検討
- VLDP3 : データフローを高速実行する大規模アーキテクチャ
- VLDP3アーキテクチャに対するコード生成の検討
- C-17 VLDP3アーキテクチャの構想(4) : メモリ依存に関する初期検討(計算機アーキテクチャと最適化,C.アーキテクチャ・ハードウェア)
- C-16 VLDP3アーキテクチャの構想(3) : レジスタフォワーディング機構の初期検討(計算機アーキテクチャと最適化,C.アーキテクチャ・ハードウェア)
- C-15 VLDP3アーキテクチャの構想(2) : ソフトウェア支援(計算機アーキテクチャと最適化,C.アーキテクチャ・ハードウェア)
- C-14 VLDP3アーキテクチャの構想(1) : プロセッサ構成(計算機アーキテクチャと最適化,C.アーキテクチャ・ハードウェア)
- 関数間最適化による冗長メモリアクセスの削減
- 2000-HPC-82-19 コンパイラによるロード・ストア負荷の軽減
- 実行サイクル数予測に基づく大域的命令スケジューリングの実装と評価
- 2D-3 予測実行サイクル数に基づいた大域的命令スケジューリング
- テレビニュース字幕の語義属性解析のための辞書作成
- 色頻度・局所エッジ成分を総合的に用いた物体検出手法とサッカー映像における選手検出への応用
- 料理テキスト教材における調理手順の構造化
- ニュース映像における人物の分離による背景の場面推定 (画像の認識・理解論文特集)
- 料理映像における繰り返し動作のスポッティング手法
- 料理映像における繰り返し動作のスポッテイング手法
- ショット分類に基づく映像への自動的索引付け手法 (知能情報メディア論文特集)
- 5M-8 ニュース映像における人物領域と背景領域の個別特徴量解析による人物と場面の追跡・索引付け手法
- 4U-7 料理番組における映像とテキスト情報の対応づけ
- 言語情報を伴う画像の画像的特徴量と語義の統計的対応付け
- 字幕の語義に基づくニュース映像分類
- 大規模データパスプロセッサにおける命令供給システム
- 大規模データパスプロセッサにおける命令供給システム
- マルチレベル分岐予測の検討と評価
- 分岐アドレス予測機構の比較検討
- メモリアクセスの時間的周期性を利用した動的データプリフェッチ機構
- 道路案内用巡回路探索アルゴリズムとシステムの実現
- 道路案内用巡回路探索システムの検討
- 大規模データパス・アーキテクチャにおけるフェッチ機構
- 大規模データパス・アーキテクチャに適したロードストアユニット構成
- 2000-ARC-139-11 大規模データパス・ア-キテクチャにおける命令ブロック構成の検討
- 2000-ARC-139-10 大規模データパス・アーキテクチャの実行機構
- 2000-ARC-139-9 大規模データパス・アーキテクチャの提案
- 複数パス投機実行のためのレジスタセット管理方式
- 多数演算器方式における演算器利用率の検討
- 大規模データパスプロセッサの構想
- 明示的な分岐制御の可能性の検討および制御機構の提案
- 制御依存関係による並列度利用の限界に関する定量的評価
- データフローグラフを用いた複数命令のブロック化
- メモリアクセスパターンの局所性に基づくキャッシュメモリ構成方式の検討
- プログラム解析に基づく分岐予測機構に関する問題点の検討
- データフローグラフ変換による並列度抽出
- トレース・ドリブン・シミュレーションによる分岐予測機構の検討
- 多数演算器方式における演算器利用率の向上手法
- 大規模データパス・プロセッサにおけるフェッチ機構の検討