スポンサーリンク
Seiko Epson Corporation | 論文
- Poly-Si TFTを用いたデバイスレベルのニューラルネットワーク(シリコン関連材料の作製と評価)
- Extraction Technique of Trap Density at Grain Boundaries in Polycrystalline-Silicon Thin-Film Transistors with Device Simulation
- High-Performance Polyclystalline Silicon Thin-Film Transistors with Low Trap Density at the Gate-SiO2/Si Interface Fabricated by Low-Temperature Process
- Classification of Driving Methods for TFT-OLEDs and Novel Proposal Using Time Ratio Grayscale and Current Uniformization(Electronic Displays)
- High Performance P-Channel Single-Crystalline Si TFTs Fabricated Inside a Location-Controlled Grain by μ-Czochralski Process(Electronic Displays)
- 表側と裏側の絶縁膜界面にトラップ準位をもつポリシリコン薄膜トランジスタのデバイスシミュレーション(ディスプレイ-IDW'03関連-)
- Extraction of Trap Densities at Front and Back Interfaces in Thin-Film Transistors
- Poly-Si TFT特性の酸化膜界面トラップと結晶粒界トラップに対する依存性およびその製造プロセス診断への応用(半導体Si及び関連材料・評価)
- High-Quality Gate-SiO_x and SiO_x/Si Interface Formation at Low Temperature Using Plasma-Enhanced Chemical Vapor Deposition
- マイクロ液体プロセスを用いた電子デバイス(フラットパネルディスプレイの製造技術)
- Numerical Model of Thin-Film Transistors for Circuit Simulation Using Spline Interpolation with Transformation by y=x + log(x)(Regular Section)
- 多結晶シリコン薄膜トランジスタの絶縁膜-シリコン界面と結晶粒界のトラップ準位の抽出(低温または高温多結晶Siとアクティブマトリックス型ディスプレイ用薄膜トランジスタ論文特集)
- Low-Temperature Formation of Device-Quality SiO_2/Si Interfaces Using Electron Cyclotron Resonance Plasma-Enhanced Chemical Vapor Deposition
- Extraction of Trap State at the Oxide-Silicon Interface and Grain Biundary in Polycrystallune Silicon Thin-Film Transistors
- Device Simulation of Grain Boundaries in Lightly Doped Polysilicon Films and Analysis of Dependence on Defect Density
- 多結晶シリコン薄膜トランジスタの特性解析とシミュレーション
- 多結晶シリコン薄膜トランジスタの特性解析とシミュレーション
- SC-8-13 TFTの高性能化とその応用
- 低温多結晶シリコン薄膜トランジスタ駆動発光ポリマーディスプレイ
- Extraction of Trap States at the Oxide-Silicon Interface and Grain Boundary for Polycrystalline Silicon Thin-Film Transistors : Semiconductors