スポンサーリンク
(株)東芝 セミコンダクター社プロセス技術推進センター | 論文
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 窒素高濃度極薄SiON膜のV_改善メカニズム(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 1GビットDRAM用トレンチ・セル技術
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- セル面積 0.29μm^2 を実現したトレンチ型 DRAM セル技術
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
- シリコンの表面マイグレーションを利用した新しい基板エンジニアリング 〜ESS(Empty Space in Siliton) による大面積 SON(Silicon on Nothing)の形成〜
- シリコンの表面マイグレーションを利用した大面積SON(Silicon on Noting)の形成
- ED2000-131 / SDM2000-113 / ICD-2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- ED2000-131 / SDM2000-113 / ICD2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- SCM測定のシミュレーション解析
- シリコン中における高濃度ボロンの固溶状態
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- 次世代極薄ゲート酸窒化膜形成技術
- ポリメタルゲート電極技術