C-006 ユーザーの快適さを考慮した情報機器の動的電源制御(コンピュータシステム技術,C分野:ハードウェア・アーキテクチャ)

スポンサーリンク

概要

• 論文の詳細を見る
• FIT(電子情報通信学会・情報処理学会)運営委員会の論文
• 2012-09-04

著者

• 中村 宏

  東京大学大学院情報理工学系研究科

• 中村 宏

  東京大学

• 薦田 登志矢

  東京大学

• 三輪 忍

  東京大学

• 中田 尚

  東京大学

• 岩澤 直弘

  東京大学

関連論文

• MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価(計算機システム)
• 3.Power Wall問題へのブレークスルーを目指して : リーク電力削減への試み(未来を切り拓く最先端VLSIテクノロジー)
• eagerレプリケーションミドルウェアの並行制御方法(ストレージ 並列分散データベース,データ工学論文)
• 5K-7 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作(マルチスレッドと省電力,学生セッション,アーキテクチャ)
• 演算加速機構を持つオンチップメモリプロセッサの電力性能評価(ARC-3 : 性能評価およびモデリング,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
• A Scheduling Method for Asynchronous VLSI System Design
• 低エネルギーを目的とした大規模リコンフィギャラブルプロセッサアレイSMAの予備評価(リコンフィギャラブルアーキテクチャ,デザインガイア2008-VLSI設計の新しい大地)
• マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
• マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地-)
• リーク電力削減のためのコンパイラによるスリープ制御の初期検討(コンパイラ技術およびメニーコアアーキテクチャ)
• Rearrangeable NoC:配線遅延を考慮した分散ルータアーキテクチャ(Inventive and Creative Architecture特別セッションIII)
• ヘテロ構成を考慮したWebサーバ用クラスタシステムの性能と電力のモデリング(ARC-10:クラスタ技術,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
• CMPの統計的モデリングによる実行時最適化手法(ARC-2:マルチコア1,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
• 省電力MIPSプロセッサにおけるOSの試作とシミュレーションによる電力評価(セッション7:資源管理)
• リソース競合を考慮したチップマルチプロセッサ向けプロセススケジューリング(セッション4:マルチコア向けシステムソフトウェア)
• 性能予測モデルの学習と実行時性能最適化機構を有する省電力化スケジューラ(省電力方式)
• 走行時パワーゲーティングのための命令実行制御手法の検討(命令実行制御,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
• MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価(低消費電力)
• 多様な資源を事前予約で同時確保するためのグリッドコアロケーションシステムフレームワークGridARS(グリッド)
• 共有資源の優先度と電源電圧の協調制御によるチップマルチプロセッサの省電力化(マルチプロセッサ)
• プロセス変動を考慮した電流制御による低電力化手法(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• MIPS R3000における細粒度動的スリープ方式の提案(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• MIPS R3000における細粒度動的スリープ方式の提案(低消費電力化技術(1),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• マルチコアプログラミングコンテスト「Cellスピードチャレンジ2007」実施報告(ARC-11 : シミュレータおよびコンテスト報告,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
• 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
• bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
• リーク電力削減のための細粒度命令スケジューリング手法の検討(省電力アーキテクチャ)
• eager レプリケーションミドルウェアの並行制御方法
• パケット転送経路の偏りに着目した高性能非同期式ネットワークオンチップの検討 (ディペンダブルコンピューティング)
• パケット転送経路の偏りに着目した高性能非同期式ネットワークオンチップの検討 (VLSI設計技術)
• MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価
• 動的なスイッチング情報を用いたパワーゲーティング回路向け高精度遅延時間解析法の提案 (ディペンダブルコンピューティング)
• 動的なスイッチング情報を用いたパワーゲーティング回路向け高精度遅延時間解析法の提案 (VLSI設計技術)
• CMP向け動的電源電圧・周波数制御手法(省電力方式)
• 統計情報に基づく省電力 Linux スケジューラ(OS-1 : 実行基盤)
• Webサーバ用計算機クラスタの性能と電力のモデリングに関する研究(ARC-9 : システム制御,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
• CMPにおけるリソース競合に着目した性能の解析とモデリング(ARC-5 : マルチプロセッサ応用,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
• トラクションコントロール実行 : CMP向け実行制御方式の検討(ARC-5 : マルチプロセッサ応用,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
• 高性能計算のための低電力・高密度クラスタMegaProto(HPCハードウェア)
• 高性能計算のための低電力・高密度クラスタMegaProto(クラスタと通信, 分散処理, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2005))
• 高性能計算のための低電力・高密度クラスタ MegaProto
• コア温度情報を用いたOSによる細粒度パワーゲーティング制御方式の設計
• マルチコアCPUの電力消費特性を考慮した仮想CPUスケジューラ
• CMPにおけるオンチップルータの細粒度パワーゲーティングの評価
• 細粒度パワーゲーティングを制御するOSの資源管理方式
• 細粒度パワーゲーティングを制御するOSの資源管理方式
• 細粒度パワーゲーティングを適用した汎用マイクロプロセッサGeyser-1
• 細粒度パワーゲーティングを適用した汎用マイクロプロセッサGeyser-1
• 省電力MIPSプロセッサを実現するFPGAにおけるOSの開発と評価
• NoCのための多電源可変パイプラインルータ
• 共有キャッシュ分割を考慮したCMP向けプリフェッチスロットリング手法
• MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価(低消費電力)
• モデリングに基づくWebサーバ用計算機クラスタの低消費電力化
• マイクロプロセッサ内の演算器に対する適応型パワーゲーティング
• マイクロプロセッサ内の演算器に対する適応型パワーゲーティング
• Pipeline Blocking:走行時パワーゲーティングのための命令実行制御手法
• コンパイラによる細粒度スリープ制御のためのアーキテクチャ支援技術の検討
• 性能制約下における共有資源へのアクセス制御とDVFSを用いたチップマルチプロセッサの省電力化
• 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作
• 性能制約下における共有資源へのアクセス制御とDVFSを用いたチップマルチプロセッサの省電力化
• 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作
• CMPにおけるオンチップルータのランタイムパワーゲーティングの評価
• 性能制約下における共有資源へのアクセス制御とDVFSを用いたチップマルチプロセッサの省電力化
• 性能制約下における共有資源へのアクセス制御とDVFSを用いたチップマルチプロセッサの省電力化
• 細粒度パワーゲーティングを制御するOSの資源管理方式
• 細粒度パワーゲーティングを制御するOSの資源管理方式
• 5L-5 省電力を目的としたOSによる細粒度パワーゲーティング制御方式の研究(組込みOS,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
• パケット転送経路の偏りに着目した高性能非同期式ネットワークオンチップの検討(プロセッサ設計,デザインガイア2010-VLSI設計の新しい大地-)
• パケット転送経路の偏りに着目した高性能非同期式ネットワークオンチップの検討(プロセッサ設計,デザインガイア2010-VLSI設計の新しい大地-)
• マイクロプロセッサ内の演算器に対する適応型パワーゲーティング
• 細粒度パワーゲーティングを適用した汎用マイクロプロセッサ Geyser-1
• マイクロプロセッサ内の演算器に対する適応型パワーゲーティング
• 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作
• 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作
• 日本のアーキテクチャ研究に対する期待 : 産業界の視点から
• コア温度の変化に適応するOSによる細粒度パワーゲーティング制御方式
• コア温度の変化に適応するOSによる細粒度パワーゲーティング制御方式
• OSにおける細粒度パワーゲーティング向けオブジェクトコードの実行時管理機構の研究
• OSにおける細粒度パワーゲーティング向けオブジェクトコードの実行時管理機構の研究
• OpenCLを用いたパイプライン並列プログラミングAPIの初期検討
• メニーコアプロセッサにおける競合とスケーラビリティを考慮したスレッドスケジューリング
• メニーコアプロセッサにおける競合とスケーラビリティを考慮したスレッドスケジューリング
• メニーコアプロセッサにおける競合とスケーラビリティを考慮したスレッドスケジューリング
• OpenCLを用いたパイプライン並列プログラミングAPIの初期検討
• OpenCLを用いたパイプライン並列プログラミングAPIの初期検討
• メニーコアプロセッサにおける競合とスケーラビリティを考慮したスレッドスケジューリング
• キャッシュデータをマイグレーションするCMPにおけるスレッドマイグレーション(ハードウェア,ネットワーク,クラウド及び一般)
• ***時キャッシュ電源遮断における性能ペナルティ削減手法の実装
• CPU/GPU間データ通信向け先読み機構の検討
• レジスタ・ファイルと実行ユニットにおけるアクティビティ・マイグレーション
• ***時のキャッシュ電源遮断による性能ペナルティとその削減手法(低消費電力技術,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
• NoC型メニーコア設計のための高速キャッシュシミュレーション
• FX10におけるインタコネクト・コントローラの省電力化手法の初期検討
• NoC型メニーコア設計のための高速キャッシュシミュレーション
• FX10におけるインタコネクト・コントローラの省電力化手法の初期検討
• ***時のキャッシュ電源遮断による性能ペナルティとその削減手法
• ALUローテーションによるスーパスカラプロセッサの性能向上
• 周期実行システムにおける中間データに着目した電力制御手法
• キャッシュ電源遮断時の性能ペナルティ削減のための損失データプリフェッチ
• C-006 ユーザーの快適さを考慮した情報機器の動的電源制御(コンピュータシステム技術,C分野:ハードウェア・アーキテクチャ)

もっと見る 閉じる

スポンサーリンク