eagerレプリケーションミドルウェアの並行制御方法(ストレージ 並列分散データベース,<特集>データ工学論文)
スポンサーリンク
概要
- 論文の詳細を見る
近年,データベースレプリケーションの低コスト化や柔軟性向上を求めて,既存のデータベースサーバを無改造で使用できるレプリケーションミドルウェアの研究が盛んである.我々は,first-updater-winsルールが実装されているデータベースサーバに複数の更新命令を送信し,その応答をチェックすることでそれらの複数の更新命令のうち,コンフリクトしなかった,または,コンフリクトしても更新に成功した,更新命令を特定できるという特徴を利用して,タプルレベルで並行制御できるeagerレプリケーションミドルウェアPangeaを提案している.しかし,常に上記のような特徴を利用できるとは限らない.そこで,我々は上記特徴を利用せずに並行制御を行うミドルウェアDV-SIを新たに提案する.また,DV-SIをプロトタイプに実装しTPC-Wベンチマークを使って性能を評価した.その結果,Pangeaを除く既存のミドルウェアよりも高い性能を実現できることが分かった.Pangeaの性能を超えることはできなかったものの,上記特徴を利用できるかどうかにかかわらずどんな既存のデータベースサーバでも無改造で使用できる高い汎用性を考えると,DV-SIの有効性は高い.
- 2010-03-01
著者
-
三島 健
東京大学先端科学技術研究センター
-
中村 宏
東京大学大学院情報理工学系研究科
-
中村 宏
東京大学大学院工学系研究科電気工学専攻
-
中村 宏
東京大学大学院情報理工学系研究科:東京大学先端科学技術研究センター
-
中村 宏
東京大学大学院工学系研究科先端学際工学専攻
関連論文
- MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価(計算機システム)
- 3.Power Wall問題へのブレークスルーを目指して : リーク電力削減への試み(未来を切り拓く最先端VLSIテクノロジー)
- eagerレプリケーションミドルウェアの並行制御方法(ストレージ 並列分散データベース,データ工学論文)
- A Scheduling Method for Asynchronous VLSI System Design
- 低エネルギーを目的とした大規模リコンフィギャラブルプロセッサアレイSMAの予備評価(リコンフィギャラブルアーキテクチャ,デザインガイア2008-VLSI設計の新しい大地)
- リーク電力削減のためのコンパイラによるスリープ制御の初期検討(コンパイラ技術およびメニーコアアーキテクチャ)
- Rearrangeable NoC:配線遅延を考慮した分散ルータアーキテクチャ(Inventive and Creative Architecture特別セッションIII)
- ヘテロ構成を考慮したWebサーバ用クラスタシステムの性能と電力のモデリング(ARC-10:クラスタ技術,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- CMPの統計的モデリングによる実行時最適化手法(ARC-2:マルチコア1,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- 省電力MIPSプロセッサにおけるOSの試作とシミュレーションによる電力評価(セッション7:資源管理)
- MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価(低消費電力)
- eager レプリケーションミドルウェアの並行制御方法
- MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価
- 超並列計算機用多段結合網における転送性能の解析 (並列処理)
- ハイパクロスバ・ネットワークにおける転送性能向上のための手法とその評価
- ハイパクロスバ・ネットワークのスループットの理論的解析
- ハイパクロスバ網における適応ルーチングの導入とその評価
- ハイパクロスバ・ネットワークの転送性能の解析
- ハイパクロスバ・ネットワークにおけるバッファの利用法と転送性能について
- ハイパクロスバ・ネットワークにおけるバーチャル・カット・スルーの性能評価
- 高性能計算のための低電力・高密度クラスタMegaProto(HPCハードウェア)
- 高性能計算のための低電力・高密度クラスタMegaProto(クラスタと通信, 分散処理, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2005))
- 高性能計算のための低電力・高密度クラスタ MegaProto
- コア温度情報を用いたOSによる細粒度パワーゲーティング制御方式の設計
- マルチコアCPUの電力消費特性を考慮した仮想CPUスケジューラ
- CMPにおけるオンチップルータの細粒度パワーゲーティングの評価
- 細粒度パワーゲーティングを制御するOSの資源管理方式
- 細粒度パワーゲーティングを制御するOSの資源管理方式
- 細粒度パワーゲーティングを適用した汎用マイクロプロセッサGeyser-1
- 細粒度パワーゲーティングを適用した汎用マイクロプロセッサGeyser-1
- 省電力MIPSプロセッサを実現するFPGAにおけるOSの開発と評価
- NoCのための多電源可変パイプラインルータ
- 共有キャッシュ分割を考慮したCMP向けプリフェッチスロットリング手法
- MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価(低消費電力)
- モデリングに基づくWebサーバ用計算機クラスタの低消費電力化
- マイクロプロセッサ内の演算器に対する適応型パワーゲーティング
- マイクロプロセッサ内の演算器に対する適応型パワーゲーティング
- Pipeline Blocking:走行時パワーゲーティングのための命令実行制御手法
- コンパイラによる細粒度スリープ制御のためのアーキテクチャ支援技術の検討
- 性能制約下における共有資源へのアクセス制御とDVFSを用いたチップマルチプロセッサの省電力化
- 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作
- 性能制約下における共有資源へのアクセス制御とDVFSを用いたチップマルチプロセッサの省電力化
- 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作
- CMPにおけるオンチップルータのランタイムパワーゲーティングの評価
- 性能制約下における共有資源へのアクセス制御とDVFSを用いたチップマルチプロセッサの省電力化
- 性能制約下における共有資源へのアクセス制御とDVFSを用いたチップマルチプロセッサの省電力化
- 細粒度パワーゲーティングを制御するOSの資源管理方式
- 細粒度パワーゲーティングを制御するOSの資源管理方式
- 5L-5 省電力を目的としたOSによる細粒度パワーゲーティング制御方式の研究(組込みOS,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- パケット転送経路の偏りに着目した高性能非同期式ネットワークオンチップの検討(プロセッサ設計,デザインガイア2010-VLSI設計の新しい大地-)
- パケット転送経路の偏りに着目した高性能非同期式ネットワークオンチップの検討(プロセッサ設計,デザインガイア2010-VLSI設計の新しい大地-)
- マイクロプロセッサ内の演算器に対する適応型パワーゲーティング
- 細粒度パワーゲーティングを適用した汎用マイクロプロセッサ Geyser-1
- マイクロプロセッサ内の演算器に対する適応型パワーゲーティング
- 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作
- 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作
- 時相論理に基づく論理回路検証システム
- RTL-Tokioに基づくパイプライン化支援
- RTL-Tokio : レジスタトランスファレベル動作記述言語
- 時相論理型言語Tokioによる論理回路検証系の評価
- 時相論理型言語Tokioによるハードウェア記述 : 時間に依存するfactによる同期記述
- 日本のアーキテクチャ研究に対する期待 : 産業界の視点から
- 時相論理型言語Tokioに基づく論理設計支援システム
- コア温度の変化に適応するOSによる細粒度パワーゲーティング制御方式
- コア温度の変化に適応するOSによる細粒度パワーゲーティング制御方式
- OSにおける細粒度パワーゲーティング向けオブジェクトコードの実行時管理機構の研究
- OSにおける細粒度パワーゲーティング向けオブジェクトコードの実行時管理機構の研究
- 時相論理を動作記述に用いたデータパス検証システム
- Tokioに基づくデータパス検証システムの評価
- RTL-Tokio記述からの制御系の抽出
- 時相論理型言語Tokioにおける非決定的実行
- OpenCLを用いたパイプライン並列プログラミングAPIの初期検討
- メニーコアプロセッサにおける競合とスケーラビリティを考慮したスレッドスケジューリング
- メニーコアプロセッサにおける競合とスケーラビリティを考慮したスレッドスケジューリング
- メニーコアプロセッサにおける競合とスケーラビリティを考慮したスレッドスケジューリング
- OpenCLを用いたパイプライン並列プログラミングAPIの初期検討
- OpenCLを用いたパイプライン並列プログラミングAPIの初期検討
- メニーコアプロセッサにおける競合とスケーラビリティを考慮したスレッドスケジューリング
- キャッシュデータをマイグレーションするCMPにおけるスレッドマイグレーション(ハードウェア,ネットワーク,クラウド及び一般)
- ***時キャッシュ電源遮断における性能ペナルティ削減手法の実装
- CPU/GPU間データ通信向け先読み機構の検討
- レジスタ・ファイルと実行ユニットにおけるアクティビティ・マイグレーション
- スリープ深度制御による動作時リーク電力削減(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- ***時のキャッシュ電源遮断による性能ペナルティとその削減手法(低消費電力技術,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- ノーマリオフコンピューティングによる低消費電力化への挑戦(パネルセッション,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- NoC型メニーコア設計のための高速キャッシュシミュレーション
- FX10におけるインタコネクト・コントローラの省電力化手法の初期検討
- NoC型メニーコア設計のための高速キャッシュシミュレーション
- FX10におけるインタコネクト・コントローラの省電力化手法の初期検討
- ***時のキャッシュ電源遮断による性能ペナルティとその削減手法
- ノーマリオフコンピューティングによる低消費電力化への挑戦
- ALUローテーションによるスーパスカラプロセッサの性能向上
- スリープ深度制御による動作時リーク電力削減
- 周期実行システムにおける中間データに着目した電力制御手法
- キャッシュ電源遮断時の性能ペナルティ削減のための損失データプリフェッチ
- C-006 ユーザーの快適さを考慮した情報機器の動的電源制御(コンピュータシステム技術,C分野:ハードウェア・アーキテクチャ)