Developing an architecture for a single-flux quantum based reconfigurable accelerator (集積回路)
スポンサーリンク
概要
- 論文の詳細を見る
As a solution to gain high performance computation, a large-scale reconfigurable data-path (LSRDP) processor is introduced in this paper. LSRDP is implemented by virtue of single-flux quantum circuits and integrated to a general purpose processor to accelerate the execution of data flow graphs (DFGs) extracted from scientific applications. Design procedure of the LSRDP and particularly the process of mapping DFGs onto the LSRDP are discussed and our techniques for optimizing the area of accelerator will be presented as well.
- 社団法人電子情報通信学会の論文
- 2010-01-21
著者
-
Mehdipour Farhad
School of Information Science and Electrical Engineering, Department of Informatics, Kyushu Universi
-
Honda Hiroaki
Institute of Systems, Information Technologies and Nanotechnologies
-
Kataoka Hiroshi
School of Information Science and Electrical Engineering, Department of Informatics, Kyushu Universi
-
Inoue Koji
School of Information Science and Electrical Engineering, Department of Informatics, Kyushu Universi
-
Murakami Kazuaki
School of Information Science and Electrical Engineering, Department of Informatics, Kyushu Universi
-
Honda Hiroaki
Institute Of Systems Information Technologies And Nanotechnologies
-
Inoue K
Kyushu
-
Murakami Kazuaki
School Of Information Science And Electrical Engineering Department Of Informatics Kyushu University
-
Mehdipour Farhad
School Of Information Science And Electrical Eng. Kyushu University
-
Kataoka Hiroshi
School of Information Science and Electrical Engineering, Department of Informatics, Kyushu University
-
Mehdipour Farhad
School of Information Science and Electrical Engineering, Department of Informatics, Kyushu University
-
Inoue Koji
School of Information Science and Electrical Engineering, Department of Informatics, Kyushu University
-
Murakami Kazuaki
School of Information Science and Electrical Engineering, Department of Informatics, Kyushu University
関連論文
- 演算/メモリ性能バランスを考慮したCMP向けオンチップ・メモリ貸与法の提案(マイクロプロセッサ)
- 情報社会を支えるディペンダブル・プロセッサ
- 科学技術計算を対象とした大規模再構成可能データパスの性能評価(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
- 片側通信を用いた並列フラグメント分子軌道計算プログラムの実装(HPC-5 : アプリケーションI)
- 大規模再構成可能データパスにおけるオンチップ・ネットワーク・アーキテクチャの検討(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- C-12-29 演算/メモリ性能のバランスを考慮したマルチコア実行方式(C-12.集積回路,一般セッション)
- Developing an architecture for a single-flux quantum based reconfigurable accelerator (集積回路)
- C-12-32 演算器配列型アクセラレータの温度解析(C-12.集積回路,一般セッション)
- SRAM/DRAMハイブリッド・キャッシュにおける実行時動作モード決定法の提案
- D-1-5 掌紋による生体認証の計算時間と精度の関係(D-1.コンピュテーション,一般セッション)
- クラウド環境によるOpenNSIMインターコネクトシミュレーションサービス
- クラウド環境によるOpenNSIMインターコネクトシミュレーションサービス
- NSIM:将来の大規模相互結合網を対象とした通信シミュレータの開発
- マルチコア向けオンチップメモリ貸与法における実行コード生成法の改善
- マルチコア向けオンチップメモリ貸与法における実行コード生成法の改善
- 温度制約を考慮した積層構造マルチコア・プロセッサの性能評価 (集積回路)
- C-12-31 命令フェッチ機構の共有に基づく低消費エネルギー化手法の提案(C-12.集積回路,一般セッション)
- 大規模再構成可能データパスにおける実行前処理削減方式の検討
- 大規模再構成可能データパスにおける実行前処理削減方式の検討
- 適応的ヘルパースレッド実行に基づくマルチコア向け演算/メモリ性能バランシング
- 3次元DRAM-プロセッサ積層実装を対象としたオンチップ・メモリ・アーキテクチャの提案と評価
- 適応的ヘルパースレッド実行に基づくマルチコア向け演算/メモリ性能バランシング
- 3次元DRAM-プロセッサ積層実装を対象としたオンチップ・メモリ・アーキテクチャの提案と評価
- 大規模再構成可能データパスプロセッサの設計手法(アクセラレーション/メモリシステム,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- 大規模再構成可能データパスプロセッサの設計手法(アクセラレーション/メモリシステム,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- パケットペーシングを用いた最適全対全通信アルゴリズムのシミュレーション評価
- PSI-NSIM : 大規模並列システムの性能解析に向けた並列相互結合網シミュレータ(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
- 次世代スーパーコンピュータの設計開発に向けたシステム性能評価環境PSI-SIM(HPC-16 : 性能評価)
- 大規模並列システムの性能評価を目的としたプログラムコード抽象化技法(HPC-3 : スケジューリング)
- 演算/メモリ性能バランスを考慮したCMP向けオンチップ・メモリ貸与法の提案(マイクロプロセッサ)
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- 通信衝突削減のためのタスク配置最適化の評価(スケジューリング,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 通信衝突削減のためのタスク配置最適化の評価(スケジューリング,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 通信タイミングを考慮した衝突削減のためのMPIランク配置最適化技術(並列計算)
- 負荷ばらつきを考慮したMPIブロードキャスト通信の動的最適化に関する研究(HPC-11 : 通信I)
- Proposal of a Desk-Side Supercomputer with Reconfigurable Data-Paths Using Rapid Single-Flux-Quantum Circuits
- Improving Performance and Energy Saving in a Reconfigurable Processor via Accelerating Control Data Flow Graphs
- メモリアクセスの特徴を活用した高速かつ正確なメモリアーキテクチャ・シミュレーション法(プロセッサシミュレーション)
- Reliable Cache Architectures and Task Scheduling for Multiprocessor Systems
- Architectural-Level Soft-Error Modeling for Estimating Reliability of Computer Systems(VLSI Design Technology,VLSI Technology toward Frontiers of New Market)
- Developing an architecture for a single-flux quantum based reconfigurable accelerator (集積回路)
- Rapid Design Space Exploration of a Reconfigurable Instruction-Set Processor
- A Reconfigurable Functional Unit with Conditional Execution for Multi-Exit Custom Instructions
- Temperature-Aware Configurable Cache to Reduce Energy in Embedded Systems
- A hybrid design space exploration approach for a coarse-grained reconfigurable accelerator (システムLSI設計技術)
- A hybrid design space exploration approach for a coarse-grained reconfigurable accelerator (VLSI設計技術)
- A hybrid design space exploration approach for a coarse-grained reconfigurable accelerator (コンピュータシステム)
- A hybrid design space exploration approach for a coarse-grained reconfigurable accelerator (リコンフィギャラブルシステム)
- The potential of temperature-aware configurable cache on energy reduction (計算機アーキテクチャ)
- The potential of temperature-aware configurable cache on energy reduction (集積回路)
- Custom Instructions with Multiple Exits : Generation and Execution
- Custom Instructions with Multiple Exits : Generation and Execution
- A Reconfigurable Functional Unit for Adaptable Custom Instructions
- A Reconfigurable Functional Unit for Adaptable Custom Instructions(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- An Adaptive Dynamic Extensible Processor
- データ値の局所性を利用したライン共有キャッシュの提案
- パケットペーシングを用いた集団通信アルゴリズムのシミュレーション評価
- 稼働コア数制限に基づくマルチコア・プロセッサ性能向上手法の提案
- 温度を考慮した3次元積層LSI向け低消費エネルギーL2キャッシュの提案
- キャッシュウェイ割り当てとコード配置の同時最適化によるメモリアクセスエネルギーの削減
- 画像認識向け3次元積層アクセラレータ・アーキテクチャの検討
- 3次元積層LSIはメインストリームになり得るか?(パネル討論,集積回路とアーキテクチャの協創〜3次元集積回路技術とアーキテクチャ〜)
- 温度制約を考慮した積層構造マルチコア・プロセッサの性能評価(3D-II,集積回路とアーキテクチャの協創〜3次元集積回路技術とアーキテクチャ〜)
- シミュレーション結果の再利用によるキャッシュ・ミス率予測技術
- 組込みシステム向けメニーコア用OpenCL環境
- 組込みシステム向けメニーコア用OpenCL環境
- メニーコアプロセッサを対象とした柔軟性を有するハードウェアバリア機構の提案
- キャッシュウェイ割り当てとコード配置の同時最適化によるメモリアクセスエネルギーの削減(プロセッサ,DSP,画像処理技術及び一般)
- 画像認識向け3次元積層アクセラレータ・アーキテクチャの検討(プロセッサ,DSP,画像処理技術及び一般)
- キャッシュウェイ割り当てとコード配置の同時最適化によるメモリアクセスエネルギーの削減(プロセッサ,DSP,画像処理技術及び一般)
- 画像認識向け3次元積層アクセラレータ・アーキテクチャの検討(プロセッサ,DSP,画像処理技術及び一般)
- キャッシュウェイ割り当てとコード配置の同時最適化によるメモリアクセスエネルギーの削減(プロセッサ,DSP,画像処理技術及び一般)
- 画像認識向け3次元積層アクセラレータ・アーキテクチャの検討(プロセッサ,DSP,画像処理技術及び一般)
- PTaaS(Platform for Tool as a Service) : クラウドサービスを通じて開発ツールを提供する(設計手法及び一般,デザインガイア2011-VLSI設計の新しい大地-)
- システムLSIの消費エネルギー見積もりの高精度化に関する検討(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
- システムLSIの消費エネルギー見積もりの高精度化に関する検討(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
- SystemCトランザクションレベルモデルのシミュレーション高速化手法の検討(異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
- SystemCトランザクションレベルモデルのシミュレーション高速化手法の検討(異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
- FPGAを用いたメニーコア・アーキテクチャSMYLErefの評価環境の構築(評価,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- 参照密度関数に基づく参照局所性の形式化の試行(理論とアルゴリズム,デザインガイア2011-VLSI設計の新しい大地-)