光リソグラフィプロセスの統計的設計のための応答曲面関数(RSF)の導出
スポンサーリンク
概要
- 論文の詳細を見る
高密度化するVLSI製造に要求される回路パタンの最小加工寸法を支配する光リソグラフィプロセスを統計的に最適化する手法を開発した。リソグラフィによるパタン形成時の結像線幅CD(Critical Dimension)を、プロセス条件の応答曲面関数(RSF)の形で表し、プロセス制御因子のバラツキが与える影響を解析可能にした。従来の2次多項式近似形では不充分なCD特性のRSFによる予測精度を、高次多項式近似形に拡張することにより改善した。i線ステッパー、0.4μm孤立ラインパタン形成時のCDを対象に作成したRSFを用いてプロセス因子のバラツキに起因するCD特性のバラツキ解析を行った所、実測結果と良好な一致を示した。
- 社団法人電子情報通信学会の論文
- 1996-11-14
著者
-
小田中 紳二
松下電子工業(株)プロセス開発センター
-
合田 明彦
松下電子工業(株)プロセス開発センター
-
合田 明彦
松下電器産業(株)半導体研究センター
-
三坂 章夫
松下電器産業(株)半導体研究センター
-
海本 博之
松下電器産業(株)半導体研究センター
-
小田中 紳二
松下電器産業(株)半導体研究センター
-
小田中 紳二
松下電子工業
-
三坂 章夫
松下電器産業株式会社半導体社事業本部プロセス開発センター
-
三坂 章夫
松下電器産業(株)
関連論文
- 光近接効果補正を考慮した統計的ゲートCD制御手法の開発
- 光近接効果補正を考慮した統計的ゲートCD制御手法の開発
- 光近接効果補正を考慮した統計的ゲートCD制御手法の開発
- 光近接効果補正を考慮した統計的ゲートCD制御手法の開発
- 光リソグラフィプロセスの統計的設計のための応答曲面関数(RSF)の導出
- 室温動作0.05μm-CMOSの試作と評価 : サブ0.1μm-MOSFETの可能性とデバイスデザイン
- 低電圧動作CMOSデバイスにおけるゲートドレイン間容量低減の効果
- テーブル回路モデルを用いた電気・熱的静電破壊(ESD)解析シミュレーション
- マスクエンハンサーを用いた45nmノードリソグラフィ(半導体Si及び関連材料・評価)
- シミュレーションを用いたポリシリコンゲートエッチングにおける形状と寸法の制御解析
- シミュレーションを用いたポリシリコンゲート・エッチングのプロファイル制御
- サブ0.1ミクロンMOSデバイスに向けたモンテカルロシミュレーション技術
- 非対称なチャネル不純物分布を有する高性能0.1um MOSFET
- 新しい表面反応モデルを取り入れたドライエッチングシミュレーション