低電圧動作CMOSデバイスにおけるゲートドレイン間容量低減の効果
スポンサーリンク
概要
- 論文の詳細を見る
本報告では、CMOSデバイス低電圧動作においてゲートドレイン間容量の影響が非常に大きくなることを明確にした。これは電源電圧の低下とともにミラー/フィードフォアード効果が大きくなるためである。高速で低消費電力なCMOSデバイスの実現にはしきい値電圧、ジャンクション容量の低減とともに、ゲートドレイン間容量の低減が非常に重要である。我々は高速で低消費電力なCMOSデバイスとして、α-Si/Poly-Si層によるデュアルゲート構造を用いたT型ゲートデバイスを提案する。新しいプロセスはT型ゲート構造を効果的に実現し、ボロンの突き抜けを抑制する。本デバイスは低電圧時に高い電流駆動力を維持したままゲートドレイン間容量を低減できることが分かった。ゲート遅延100ps/stageで比較すると従来の低消費電力デバイスと比較して1/2の低消費電力化を達成した。
- 社団法人電子情報通信学会の論文
- 1995-06-23
著者
-
小田中 紳二
松下電子工業(株)プロセス開発センター
-
海本 博之
松下電器産業(株)半導体研究センター
-
小田中 紳二
松下電器産業(株)半導体研究センター
-
中岡 弘明
松下電器産業(株)、半導体研究センター
-
山下 恭司
松下電器産業(株)半導体研究センター
-
栗本 一実
松下電子工業(株)京都研究所
-
小田中 紳二
松下電子工業
-
山下 恭司
松下電子工業(株)プロセス開発センター
-
中岡 弘明
松下電器産業(株)半導体研究センター
関連論文
- 光近接効果補正を考慮した統計的ゲートCD制御手法の開発
- 光近接効果補正を考慮した統計的ゲートCD制御手法の開発
- 光近接効果補正を考慮した統計的ゲートCD制御手法の開発
- 光近接効果補正を考慮した統計的ゲートCD制御手法の開発
- 光リソグラフィプロセスの統計的設計のための応答曲面関数(RSF)の導出
- 室温動作0.05μm-CMOSの試作と評価 : サブ0.1μm-MOSFETの可能性とデバイスデザイン
- 低電圧動作CMOSデバイスにおけるゲートドレイン間容量低減の効果
- テーブル回路モデルを用いた電気・熱的静電破壊(ESD)解析シミュレーション
- 『プラズマドーピングを用いて作成したpMOSFETのデバイス特性』
- 『プラズマドーピングを用いて作成したpMOSFETのデバイス特性』
- 29a-G-2 プラズマドーピングを用いた低抵抗浅接合形成技術
- CD欠陥と透過率欠陥を高感度で検出する新しいマスク欠陥検査方法
- サブ0.1ミクロンMOSデバイスに向けたモンテカルロシミュレーション技術
- 非対称なチャネル不純物分布を有する高性能0.1um MOSFET