MOS構造素子におけるキャリア速度オーバーシュートの限界
スポンサーリンク
概要
- 論文の詳細を見る
MOS構造(バルク及びSOI構造)素子における電子速度オーバーシュート現象とその劣化機構について実験的に解祈した.0.1μm以下のSOI素子において,低ゲート電圧領域では1.2×10^7cm/sの電子速度のオーバーシュートを実現できた.しかし,高ゲート電圧領域及びバルク構造では,移動度の劣化および電子密度に依存した新たな劣化機構によって電子速度が低下することがわかった.
- 社団法人電子情報通信学会の論文
- 1997-03-13
著者
-
水野 智久
株式会社東芝 研究開発センター ULSI研究所
-
大場 竜二
東芝研究開発センター
-
大場 竜二
東芝先端半導体デバイス研究所
-
水野 智久
東芝研究開発センター
-
大場 竜二
東芝 研開セ Lsi基盤技研
関連論文
- 情報セキュリティ向け超小型物理乱数生成回路(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- 量子閉じ込め効果が薄膜SOI MOSFETの電気特性に与える影響について
- シリコン表面のセルフ・アンジュレーションを利用したサブミクロン単一電子素子
- SOI集積回路に対する基板浮遊効果の影響
- SC-9-6 トンネル効果を利用したシリコン機能デバイス
- シリコンを使った新しい素子をめざして (特集:Siナノデバイス)
- C-12-43 SiN MOSFETと論理ゲートから構成される物理乱数生成回路(C-12. 集積回路ABC(測定・評価),一般セッション)
- 超小型乱数発生素子 (特集 イノベーションを支えるナノエレクトロニクス)
- 12pYC-9 量子細線脇におかれた量子ドットの伝導に与える効果(量子細線, 領域 4)
- 暗号セキュリティ向け乱数生成回路用シリコンナノデバイス
- [招待講演]シリコン単電子素子とその応用
- [招待講演]シリコン単電子素子とその応用
- サブ0.1μmMOS構造素子における問題点と素子設計 : キャリヤ速度オーバシュートと特性揺らぎをもとに
- MOS構造素子におけるキャリア速度オーバーシュートの限界
- 二重トンネル接合層を用いた15nmプラナーバルクSONOS型メモリー素子(不揮発メモリと関連技術及び一般)
- 二重接合を用いた25nmSONOS型メモリ素子(新メモリ技術とシステムLSI)
- 二重接合トンネルを用いた35nm浮遊ゲート型MOSFETメモリ素子(新メモリ技術とシステムLSI)
- 二重Si量子ドットメモリにおける量子ドット径の微小化と不揮発性の実証
- シリコン表面のセルフ・アンジュレーションを利用したサブミクロン単一電子素子
- SiリッチSiN MOSFETを用いた高速乱数生成器 (特集 情報セキュリティ技術)
- 超低消費電力LSIを実現する単一電子デバイス (特集1 ナノテクノロジー--幅広い分野をけん引する次世代材料デバイス技術)
- CMOS結合型単一電子素子の研究開発 (特集 量子化機能素子プロジェクト)
- セキュリティネットワークを支える物理乱数生成技術[IV] : 先端半導体デバイスを用いた物理乱数生成回路