レイアウトを考慮したファンアウト分解手法
スポンサーリンク
概要
- 論文の詳細を見る
本稿ではレイアウトを考慮したファンアウト分解手法について述べる。この手法は、セルの配置状態をもとに多端子ネットをグラフで表現し、この上で経路探索を行なうことでRC遅延を考慮しながらバッファセルの挿入箇所を探索する。また多端子ネットをグラフ表現する際にバッファ七ルの挿入の可能性を検証することで配置に与える影饗を押えることかできる。提案手法を計算機上で実現し幾つかのデータで実験を行なったところ平均で釣17%の遅延短縮結果をえることができた。
- 社団法人電子情報通信学会の論文
- 1996-03-08
著者
-
三橋 隆
(株)東芝半導体設計・評価技術センター
-
後藤 宣之
(株)東芝 研究開発センター
-
青木 孝哲
(株)東芝 半導体設計・評価技術センター
-
村方 正美
(株)東芝 半導体設計・評価技術センター
-
村方 正美
(株)東芝半導体設計・評価技術センター
-
三橋 隆
東芝
-
三橋 隆
(株)東芝 半導体設計・評価技術センター
関連論文
- パネル討論 : 設計/CAD技術はディープサブミクロン時代の挑戦に耐えられるか
- 貫通電流を考慮するトランジスタサイジング手法
- 貫通電流を考慮するトランジスタサイジング手法
- レイアウトを考慮したファンアウト分解手法
- 多元的なデータ表現形式を持つ設計データ入力システム
- 多電源を用いた低消費電力化設計手法のメディア・プロセッサーへの適用
- ブランチスラック法による超高速パス抽出アルゴリズム
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- ULSI設計用CADシステム (ULSI基盤技術)
- セル置換とバッファ挿入による低消費電力化手法
- 配線RC遅延算出のための配線径路予測方法
- ゲートアレイ自動配置におけるセルの重なり除去手法
- タイミング最適化ECOの実験と評価
- ディレイ・スキュー最小化のための線幅最適化クロック配線手法
- 信号間相関を考慮した確率的消費電力見積方法