ゲートアレイ自動配置におけるセルの重なり除去手法
スポンサーリンク
概要
- 論文の詳細を見る
大規模かつ高密度なゲートアレイの配置問題では、セル同士の重なりを全く許さずに処理を行うことは非常に大きな制約となり、十分な最適化は難しい。このような問題を解決し、大局的に最適な配置を得るために、配置処理時にはセル同士の重なりを許し、最終的に重なりの無い状態に到達させる方法が従来より提案されている。しかしながら、それらの多くは力学的な手法に基づくもので、力学的な平衡状態、すなわち、セル同士の重なりの無い状態に至るには多くの計算量を必要としていた。本稿では、短い処理時間で効率よくセル同士の重なりを除去するための手法を提案する。
- 一般社団法人情報処理学会の論文
- 1989-10-16
著者
-
村方 正美
(株)東芝 半導体設計・評価技術センター
-
五十嵐 睦典
(株)東芝 半導体事業本部
-
村方 正美
株式会社東芝半導体設計評価技術センター
-
五十嵐 睦典
(株)東芝 研究開発センター Ulsi研究所
関連論文
- セル移動に基づく改良型ミニカット配置アルゴリズム
- レイアウトを考慮したファンアウト分解手法
- 二電源低消費電力設計手法とパワー解析
- 二電源低消費電力設計手法とパワー解析
- 二電源低消費電力設計手法とパワー解析
- 多電源を用いた低消費電力化設計手法のメディア・プロセッサーへの適用
- ブランチスラック法による超高速パス抽出アルゴリズム
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- セル置換とバッファ挿入による低消費電力化手法
- 配線RC遅延算出のための配線径路予測方法
- ゲートアレイ自動配置におけるセルの重なり除去手法
- レイアウト設計を考慮した低消費電力化テクノロジーマッピング
- レイアウト設計を考慮した低消費電力化テクノロジーマッピング
- タイミング最適化ECOの実験と評価