ブランチスラック法による超高速パス抽出アルゴリズム
スポンサーリンク
概要
- 論文の詳細を見る
タイミング最適化を行う上で必要不可欠な、超高速なスタティックパス解析アルゴリズムを提案する。タイミング最適化の対象となるすべてのセルやネットをパス数え上げ法に比べて200倍以上高速に抽出する。本手法は、タイミング最適化をマニュアルでおこなう場合にも使用できるが、特に、あらかじめクリティカルな部分を予想しておき、その部分にタイミング制約を設定し自動的にタイミング最適化を行う場合に強力なツールとなる。応用例として、本手法で抽出したパスをもとにタイミング制約を作成し自動配置を行った。従来手法によるパス抽出に比べ、2万セル規模のデータで14%のディレイ削減が可能となり、タイミングスペックを満たすことが可能となった。
- 1994-03-11
著者
-
三橋 隆
(株)東芝半導体設計・評価技術センター
-
室伏 真佐子
(株)東芝 半導体事業本部 半導体設計・評価技術センター 設計自動化開発部
-
村方 正美
(株)東芝 半導体設計・評価技術センター
-
村方 正美
(株)東芝半導体設計・評価技術センター
-
室伏 真佐子
東芝研究開発センター
-
村方 正美
東芝研究開発センター
-
三橋 隆
東芝研究開発センター
関連論文
- パネル討論 : 設計/CAD技術はディープサブミクロン時代の挑戦に耐えられるか
- レイアウトを考慮したファンアウト分解手法
- ブランチスラック法による超高速パス抽出アルゴリズム
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- セル置換とバッファ挿入による低消費電力化手法
- 配線RC遅延算出のための配線径路予測方法
- ゲートアレイ自動配置におけるセルの重なり除去手法
- レイアウト設計を考慮した低消費電力化テクノロジーマッピング
- タイミング最適化ECOの実験と評価
- 信号間相関を考慮した確率的消費電力見積方法
- レイアウトを考慮したディレイ削減テクノロジマッピングシステム