レイアウト設計を考慮した低消費電力化テクノロジーマッピング

スポンサーリンク

概要

論文の詳細を見る
LSIの設計において, 高集積化, 高速化と共に, 低消費電力化が大きな課題になってきている. 本稿では, 低消費電力化をターゲットとする新しいテクノロジーマッピングの手法について述べる. 自動配置後にテクノロジーマピングを部分的に適用することで, 論理最適化をはかる. 配置情報を有効に利用することで, 適切に配線経路と配線長を見積り, 配線容量による消費電力を精度良く算出する. テクノロジー再マッピング時に, 算出した配線容量と共に, スイッチング確率に基づいて消費電力を算出し, DAGマッチングを行う. プログラムを試作し, 数万セル規模の大規模データに適用したところ, 組合せ回路部の消費電力について, 10-20%削減することを確認した.
社団法人電子情報通信学会の論文
1996-10-18

著者

関連論文

スポンサーリンク