ニューロンMOSトランジスタを用いた並列乗算器の評価
スポンサーリンク
概要
- 論文の詳細を見る
我々は, 東北大学で開発された新しいデバイスであるニューロンMOSトランジスタ(neuMOS)を2値論理回路に適用することにより, CMOSを用いた場合と比べて高集積化, 高速化を計ろうとしている. 本稿では基本的な算術演算回路である全加算器および並列乗算器をneuMOSを用いて構成し, 占有面積, 伝搬遅延, 消費電力についてCMOSとの比較を行った. その結果, neuMOSの方が消費電力は増加するが, 全加算器を用いた配列型乗算器では面積を約35%削減でき, (7,3)パラレルカウンタ型乗算器では遅延を約32%削減できることが分かった.
- 社団法人電子情報通信学会の論文
- 1996-03-08
著者
関連論文
- 緊密な産学連携に基づく自律的なICT人材育成の実践(情報システム教育コンテスト(3))
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- 6U-6 ウェーブレットに基づく音声認証システムの精度向上にむけて(ネットワーク応用,学生セッション,ネットワーク)
- C-12-9 ゲーテッドフリップフロップの多ビット結合によるレジスタの低電力化(C-12.集積回路,一般セッション)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- AI-1-6 ディペンダブルVLSI設計技術への挑戦(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- 低消費電力化を目的とした Gated-Clock によるビット幅可変方式
- 教育用マイクロプロセッサ QP-DLX の開発 : LSIテスタを用いたテスト及び評価
- プログラムスライシングと部分評価を用いたVHDL記述の機能部品作成
- 識別可能な多値レベルを考慮したニューロンMOS論理素子設計手法
- 識別可能な多値レベルを考慮したニューロンM0S論理素子設計手法
- 新機能デバイスを利用した高集積システム設計技術
- VHDLおけるプログラムスライシングとプロセッサ記述への適用
- ニューロンMOSトランジスタを用いた基本論理素子の設計手法
- UDL/IによるVLSI設計
- グループ化された仕様記述に基づくパイプライン・プロセッサの設計検証
- NeuMOSを用いたパラレルカウンタ型乗算器
- ニュｰロンMOSトランジスタを用いたパラレルカウンタ型乗算器の設計
- On the Computational Power of Binary Decision Diagram with Redundant Variables
- システムLSI設計人材養成実践プログラムQUBEにおけるETSSの活用
- アクティブビットを考慮した低電力データパス設計手法
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- スキャンべース攻撃とその防御法に対する定量的なセキュリティ評価(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地)
- スキャンベース攻撃とその防御法に対する定量的なセキュリティ評価(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地-)
- 算術演算器を含む回路に対する高速なソフトエラー率評価手法(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 算術演算器を含む回路に対する高速なソフトエラー率評価手法(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- RC-011 仮想キューによる高性能ハードウエアRTOSの実現(C分野:ハードウェア・アーキテクチャ,査読付き論文)
- 教育用計算機QP-DLXの開発と開発環境
- クロストークを考慮したバス遅延削減手法
- リピータ付バス配線におけるクロストークを考慮した最悪遅延削減手法
- リピータ付バス配線におけるクロストークを考慮した最悪遅延削減手法
- リピータ付バス配線におけるクロストークを考慮した最悪遅延削減手法
- クロストークを考慮したバス設計の検討
- マクロ・セルの再利用と性能見積もり
- マクロ・セルの再利用と性能見積もり
- ニューロンMOS多入力加算器による並列乗算器の設計
- ニューロンMOS多入力加算器を用いた並列乗算器の設計
- ニューロンMOS多入力加算器を用いた並列乗算器の設計
- ニューロンMOSトランジスタを用いた並列乗算器の評価
- リアルタイムモーションプロセスの解析と専用プロセッサアーキテクチャについての考察
- フレキシブル・システムLSIチップを用いた組み込みシステム設計手法
- ハードウェア/ソフトウェア同時協調設計のためのSoft-Core Processor
- ハードウェア/ソフトウェア同時協調設計のためのSoft-Core Processor
- 可変電源電圧プロセッサに対するリアルタイムタスクスケジューリング手法
- 二分決定グラフを用いた演繹データベースの結合処理
- 単項演算に対する局所計算可能な符号化とその符号長に関する考察
- 周期性を利用したリアルタイムシステム設計手法
- オペランドのビット幅を考慮したソフトウェアレベル消費エネルギー削減手法(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
- 遅延分布を用いたモデル化による性能見積もりに関する考察
- SA-3-3 HDL記述からの情報抽出を中心とするハードウェア/ソフトウェア協調設計(SA-3. ハードウェア/ソフトウェア・コデザイン,シンポジウム)
- RTOSのハードウェア化によるソフトウェアベースTCP/IP処理の高速化と低消費電力化(回路理論,回路解析)
- LSIの信頼性評価指標の提案
- 超高速応答を実現するハードウェア割り込み処理機構(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
- 超高速応答を実現するハードウェア割り込み処理機構(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
- A-3-9 BISTと外部テストの速度比のテスト時間に与える影響について