可変電源電圧プロセッサに対するリアルタイムタスクスケジューリング手法
スポンサーリンク
概要
- 論文の詳細を見る
動的に電源電圧を変化させ, その性能と消費電力を制御できる可変電源電圧プロセッサをリアルタイムシステムに用いる場合のタスクスケジューリング手法を提案する.タスクの処理に対して電源電圧を下げることで, システムの消費電力を削減することができるが, 電源電圧を下げ過ぎると, タスクを処理する時間が長くなり, リアルタイム性が満たされなくなる.本稿では, タスクスケジューリングの際にCPU時間と電源電圧を同時に割当てることにより, 時間制約を満たす範囲でのシステムの消費電力を最小化する手法を提案し, その効果をシミュレーション実験によって評価する.
- 社団法人電子情報通信学会の論文
- 1998-12-11
著者
-
石原 亨
九州大学 システムLSI研究センター
-
安浦 寛人
九州大学 大学院 システム情報科学研究科
-
大隈 孝憲
シンプレックス ソリューションズ株式会社
-
大隈 孝憲
九州大学 大学院 システム情報科学研究科 情報工学専攻
-
大隅 孝憲
九州大学大学院システム情報科学府情報工学専攻
関連論文
- 緊密な産学連携に基づく自律的なICT人材育成の実践(情報システム教育コンテスト(3))
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- 6U-6 ウェーブレットに基づく音声認証システムの精度向上にむけて(ネットワーク応用,学生セッション,ネットワーク)
- C-12-9 ゲーテッドフリップフロップの多ビット結合によるレジスタの低電力化(C-12.集積回路,一般セッション)
- 90nmCMOS回路における遅延および電力ばらつきの実測と解析(演算回路・ばらつきの測定,システム設計及び一般)
- AS-2-5 90nm CMOS回路における遅延及び電力ばらつきの実測(AS-2. ASPLA 90nmを用いたVLSIの研究開発,シンポジウム)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- AI-1-6 ディペンダブルVLSI設計技術への挑戦(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- 低消費電力化を目的とした Gated-Clock によるビット幅可変方式
- 教育用マイクロプロセッサ QP-DLX の開発 : LSIテスタを用いたテスト及び評価
- プログラムスライシングと部分評価を用いたVHDL記述の機能部品作成
- 識別可能な多値レベルを考慮したニューロンMOS論理素子設計手法
- 識別可能な多値レベルを考慮したニューロンM0S論理素子設計手法
- VHDLおけるプログラムスライシングとプロセッサ記述への適用
- ニューロンMOSトランジスタを用いた基本論理素子の設計手法
- UDL/IによるVLSI設計
- グループ化された仕様記述に基づくパイプライン・プロセッサの設計検証
- NeuMOSを用いたパラレルカウンタ型乗算器
- ニュｰロンMOSトランジスタを用いたパラレルカウンタ型乗算器の設計
- On the Computational Power of Binary Decision Diagram with Redundant Variables
- 特定用途向け集積システム最適化手法
- システム・オン・シリコン時代の特定用途向けシステム設計手法
- 90nmCMOS回路における遅延および電力ばらつきの実測と解析(演算回路・ばらつきの測定,システム設計及び一般)
- システムLSI設計人材養成実践プログラムQUBEにおけるETSSの活用
- アクティブビットを考慮した低電力データパス設計手法
- アクティブビットを考慮した低電力データパス設計手法
- アクティブビットを考慮したバスの低電力化手法
- アクティブビットを考慮したバスの低電力化手法
- AS-3-2 プロセッサベース組込みシステムの省エネルギー化を目的としたコード配置手法(AS-3.低消費電力設計技術とその応用,シンポジウム)
- AS-3-1 プロセスばらつきを考慮したSRAMセルの低消費電力設計手法(AS-3.低消費電力設計技術とその応用,シンポジウム)
- A-3-18 プロセッサベース組込みシステムの低消費電力化を目的としたクロックゲーティング命令に関する検討(A-3.VLSI設計技術,一般講演)
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- スキャンべース攻撃とその防御法に対する定量的なセキュリティ評価(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地)
- スキャンベース攻撃とその防御法に対する定量的なセキュリティ評価(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地-)
- 算術演算器を含む回路に対する高速なソフトエラー率評価手法(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 算術演算器を含む回路に対する高速なソフトエラー率評価手法(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- RC-011 仮想キューによる高性能ハードウエアRTOSの実現(C分野:ハードウェア・アーキテクチャ,査読付き論文)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- 教育用計算機QP-DLXの開発と開発環境
- 4A-5 モデルベースデザインによるフィルタのハードウェア設計事例(設計・検証技術,一般セッション,アーキテクチャ,情報処理学会創立50周年記念)
- ニューロンMOSトランジスタを用いた並列乗算器の評価
- リアルタイムモーションプロセスの解析と専用プロセッサアーキテクチャについての考察
- フレキシブル・システムLSIチップを用いた組み込みシステム設計手法
- ハードウェア/ソフトウェア同時協調設計のためのSoft-Core Processor
- ハードウェア/ソフトウェア同時協調設計のためのSoft-Core Processor
- 面積削減を目的としたデータ圧縮手法
- 面積削減を目的としたデータ圧縮手法
- 可変電源電圧プロセッサに対するリアルタイムタスクスケジューリング手法(低電力LSI論文小特集)
- 可変電源電圧プロセッサに対するリアルタイムタスクスケジューリング手法
- 可変電源電圧プロセッサに対するリアルタイムタスクスケジューリング手法
- 可変電源電圧プロセッサに対するリアルタイムタスクスケジューリング手法
- 二分決定グラフを用いた演繹データベースの結合処理
- 単項演算に対する局所計算可能な符号化とその符号長に関する考察
- 周期性を利用したリアルタイムシステム設計手法
- オペランドのビット幅を考慮したソフトウェアレベル消費エネルギー削減手法(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
- 遅延分布を用いたモデル化による性能見積もりに関する考察
- 低消費エネルギー化を目的とする可変電源電圧プロセッサを用いたITRONによる電圧制御アルゴリズム
- SA-3-3 HDL記述からの情報抽出を中心とするハードウェア/ソフトウェア協調設計(SA-3. ハードウェア/ソフトウェア・コデザイン,シンポジウム)
- RTOSのハードウェア化によるソフトウェアベースTCP/IP処理の高速化と低消費電力化(回路理論,回路解析)
- LSIの信頼性評価指標の提案
- 超高速応答を実現するハードウェア割り込み処理機構(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
- 超高速応答を実現するハードウェア割り込み処理機構(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
- A-3-9 BISTと外部テストの速度比のテスト時間に与える影響について