MPEG2対応動き検出/補償LSIのアーキテクチャ設計
スポンサーリンク
概要
- 論文の詳細を見る
MPEG2対応符号化システムの小型化の可否は, 動き検出/補償 (ME/MC) 処理部の実装方法が鍵を握っており, その中でも, フレームメモリとME/MC処理LSIとの間の効率的なデータ転送をいかに実現するが, 最重要課題である. 本稿では, フレームメモリとのデータ転送量低減に重点をおいたME/MC処理LSIのアーキテクチャの検討について報告する. データ転送量を低減するために, 内部メモリによるデータのバッファリング方法, フレームメモリへのデータマッピング方法について検討した. また, これらの検討結果とハードウェアの機能設計データを基に, 内部メモリのI/Oスケジューリングを行ない, 内部メモリの共有化を図った. その結果, ME/MC処理を, 本検討に基づく専用LSI1個とデータ幅16bitのSDRAM1個のフレームメモリだけで構成できた. これにより, PCボードにも搭載可能なMPEG2符号化システムの実現が可能になる.
- 社団法人電子情報通信学会の論文
- 1996-10-17
著者
-
村主 一仁
NTT東日本株式会社
-
近藤 利夫
三重大学
-
近藤 利夫
NTTシステムエレクトロニクス研究所
-
南 俊宏
NTTヒューマンインタフェース研究所
-
近藤 利夫
三重大学工学部
-
南 俊宏
日本電信電話株式会社nttサイバースペース研究所
-
笠井 良太
Nttシステムエレクトロニクス研究所
-
南 俊宏
NTTシステムエレクトロニクス研究所
-
村主 一仁
NTTシステムエレクトロニクス研究所
関連論文
- HDTV対応MPEG-2エンコーダLSIの制御構成
- MPEG-2ビデオ符号化LSIにおけるSIMD型マクロブロックプロセッサの改良(集積エレクトロニクス)
- タスク並列スクリプト言語のビジュアル開発環境の構築(HPC-6 : 開発・実行環境)
- HDTVへの拡張が可能なMPEG2映像符号化LSI
- 1チップMPEG-2 HDTV CODEC LSI(VASA)とその応用システム
- 1チップMPEG-2 HDTV CODEC LSI (VASA)とその応用システム(ディジタル・情報家電,放送用,ゲーム機器用システムLSI及び一般)
- シングルチップMPEG-2ビデオエンコーダと応用システム (特集論文1 シングルチップMPEG-2ビデオエンコーダと応用システム)
- リアルタイムMPEG2 SP@MLエンコーダチップセットの開発
- 可変パイプラインを用いた低消費エネルギープロセッサの設計と評価(プロセッサ・アーキテクチャ)
- 可変パイプライン手法によるプロトタイプ低消費エネルギープロセッサの設計(CPSY-5 マイクロアーキテクチャ)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- 高性能セミスタティックTSPC DFFの検討
- 高性能DFFの検討
- 高性能DFFの検討
- 高性能DFFの検討
- リアルタイムMPEG2符号化LSIの構成
- スタンダードセル用高性能DFF
- ディジタル信号処理用高速・高集積配列形乗累算器
- 画像処理LSI用性能指向マクロセル設計法
- 設計工程間における一致検証の一手法
- A-36 設計工程間における一致検証の一手法(A-2. 非線形問題,一般講演)
- リアルタイムMPEG2エンコーダLSI用オンチップRISC
- MPEG-2ビデオ符号化LSIにおけるSIMD型マクロブロック・プロセッサの改良
- MPEG-2ビデオ符号化LSIにおけるSIMD型マクロブロック・プロセッサの改良
- MPEG-2ビデオ符号化LSIにおけるSIMD型マクロブロック・プロセッサの改良
- HDTV対応MPEG-2エンコーダLSIの制御構成
- C-12-42 MPEG-2 ビデオエンコーダ LSI : 適応探索に適したメモリアーキテクチャ
- C-12-41 MPEG-2 ビデオエンコーダLSI : シーン適応制御可能なME/MCアーキテクチャ
- C-12-40 MPEG-2 ビデオエンコーダLSI : マルチチップ対応インタフェース
- C-12-39 MPEG-2ビデオエンコーダLSI : 階層協調アーキテクチャ
- SDRAM向き横縞ライン多重画像格納形式の提案
- 動き補償における探索領域の移動制御に関する一考察
- MPEG-2 ビデオエンコーダにおけるPES化処理構成の検討
- HDTV 動画像符号化システム構成法
- 単フィールド動きベクトル探索法
- MPEG2エンコーダLSIの現状と課題
- MPEG2エンコーダLSIの現状と課題
- MPEG2エンコーダLSIの現状と課題
- 可変段数パイプラインアーキテクチャ(VSP)の更なる低消費電力化手法の提案とLSI設計(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
- 4K-1 配列の縮退表現による大規模並列タスクネットワークの実装効率化(情報爆発時代における分散処理とセキュリティ,一般セッション,「情報爆発」時代に向けた新しいIT基盤技術)
- D-11-84 HDTVビデオエンコーダボードの開発
- テレスコピック探索に適した動きベクトル検出器構成法の提案(画像・映像処理)
- 半画素精度探索のためのSIMD型動き検出器
- 画素間引き型動きベクトル検出法の一提案
- MPEG2映像圧縮チップセット (特集論文 マルチメディア通信を支えるMPEG2画像圧縮LSI設計技術)
- MPEG2対応動き検出/補償LSIのアーキテクチャ設計
- MPEG2対応動き検出/補償LSIのアーキテクチャ設計
- MPEG2対応動き補償LSI
- ルックアップテーブル分割による小型・低消費電力VLDの構成法
- 1次元シストリックアレー型全探索動きベクトル検出器の提案
- 不均質環境におけるタスクネットワークの静的スケジューリング手法(HPC-3 : スケジューリング)
- タスクネットワークの解析情報を用いたスケジューリング手法
- コンカレント・コラボレーション手法によるMPEG2映像圧縮LSI設計・製造の短TAT化 (コンカレント・コラボレーション技術論文小特集)
- HDTV対応MPEG-2エンコーダ構成技術 (特集論文1 シングルチップMPEG-2ビデオエンコーダと応用システム)
- プログラマブル動き検出/補償LSI
- タスク並列スクリプト言語処理系における広域分散実行方式
- 効率の良い広域分散対応のタスク並列スクリプト言語の実現(HPC-9: 並列プログラミング)
- 拡張テンプレートを複数併用するHDTV用4画素精度動きベクトル検出器の構成(プロセッサ, DSP, 画像処理技術及び一般)
- 拡張テンプレートを複数併用するHDTV用4画素精度動きベクトル検出器の構成(プロセッサ, DSP, 画像処理技術及び一般)
- 拡張テンプレートを複数併用するHDTV用4画素精度動きベクトル検出器の構成(プロセッサ, DSP, 画像処理技術及び一般)
- 拡張テンプレートを複数併用するHDTV用4画素精度動きベクトル検出器の構成(プロセッサ, DSP, 画像処理技術及び一般)
- D-11-23 拡張テンプレートを複数併用するHDTV用4画素精度動き検出器の構成(D-11. 画像工学A(画像基礎・符号化), 情報・システム2)
- D-11-22 照合用拡張テンプレートを複数併用する階層型動き検出(D-11. 画像工学A(画像基礎・符号化), 情報・システム2)
- MPEG2エンコーダLSIのソフトウェア/ハードウェア協調設計
- マルチメディアとMPEG2エンコ-ダ (特集論文 マルチメディア通信を支えるMPEG2画像圧縮LSI設計技術)
- 通信用LSIの動向 -マルチメディア時代に向けて-
- 適応的に階層実行するら旋状動き探索(画像・映像処理)
- J-079 段階的探索開始位置決定による螺旋状動き探索の高効率化(J.グラフィクス・画像)
- J-026 テレビ映像に入るパルスノイズの実時間除去方式(J.グラフィクス・画像)
- タスク並列スクリプト言語処理系におけるユーザレベルの機能拡張を可能とする機構(HPC-9: 並列プログラミング)
- MegaScriptにおける大規模ワークフローの縮約機構の設計
- 可変パイプライン構造による低消費電力技術を用いた浮動小数点演算器の実装および評価(ARC-3: 低電力アーキテクチャ1, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- タスク並列スクリプト言語におけるストリーム通信の改良(HPC-1 : 並列プログラミング)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- 配列の縮約表現による大規模ワークフローの効率的実装手法
- メタ情報に基づくタスク並列スクリプト言語のスケジューラ(HPC-10 : ネットワークとスケジューリング)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- タスクネットワークの形状に基づく並列スクリプト言語のスケジューラ(一般講演1)
- J-078 適応的なフィルタリングを用いた画像の性質にロバストな動き探索(J.グラフィクス・画像)