半画素精度探索のためのSIMD型動き検出器
スポンサーリンク
概要
- 論文の詳細を見る
MPEGなどの動画像符号化では, 半画素精度の動きベクトル(MV)を用いた動き補償符号化方式が採用されている。半画素精度のMVは, 通常, 処理量を削減するために, まず上位の階層で粗い画素精度で探索し, それで得られたMVの周囲を半画素精度で再度探索する, という階層手法がとられる。上位階層で何らかの簡易探索手法を用いたときには, 半画素精度での探索範囲を変化させることによって, 画質が大きく向上することがある。一般に, 半画素精度での最適な探索範囲は, 上位階層の探索手法と密接な関係がある。そのため, 上位階層でいくつかの探索手法を組み合わせて用いるとき, 半画素精度での探索範囲は可変であることが望ましい。ところが, 従来の専用ハードウェア構成では, プロセッサエレメント(PE)が個々の動きベクトルに対応しているため探索範囲は固定であり, 処理に柔軟性がない。そこで, 以下のような探索範囲が可変となるSIMD型動き検出器を提案する。
- 社団法人電子情報通信学会の論文
- 1997-03-06
著者
-
近藤 利夫
三重大学
-
新田 高庸
日本電信電話株式会社NTTサイバースペース研究所
-
近藤 利夫
NTTシステムエレクトロニクス研究所
-
南 俊宏
NTTヒューマンインタフェース研究所
-
近藤 利夫
三重大学工学部
-
南 俊宏
日本電信電話株式会社nttサイバースペース研究所
-
新田 高康
NTTヒューマンインタフェース研究所
-
新田 高庸
NTTシステムエレクトロニクス研究所
-
吉留 健
NTTシステムエレクトロニクス研究所
-
南 俊宏
NTTシステムエレクトロニクス研究所
関連論文
- 放送基盤向けHDTV対応H.264/AVC High422プロファイル/MPEG-2 422プロファイル符号化LSI(組込みシステムプラットフォーム)
- HDTV対応MPEG-2エンコーダLSIの制御構成
- 放送業界用H.264/AVCエンコーダLSIにおける動き検出・動き補償部の構成法 (システム開発論文特集)
- MPEG-2ビデオ符号化LSIにおけるSIMD型マクロブロックプロセッサの改良(集積エレクトロニクス)
- タスク並列スクリプト言語のビジュアル開発環境の構築(HPC-6 : 開発・実行環境)
- 放送業界用H.264/AVCエンコーダLSIにおける動き検出・動き補償部の構成法(映像プロセッサ,システム開発論文)
- D-11-11 地上デジタルIP再送信用トランスコーダ装置 : 高画質化を実現する機能について(D-11.画像工学,一般セッション)
- D-11-10 地上デジタルIP再送信用トランスコーダ装置 : MPEG-2/H.264トランスコーダ装置の構成(D-11.画像工学,一般セッション)
- D-11-114 放送プロ向けHDTV H.264/AVCエンコーダLSI(SARA/D)(D-11. 画像工学,一般セッション)
- D-11-113 放送プロ向けHDTV対応H.264/AVCエンコーダLSI(SARA) : ファームウェア構成と高画質化(D-11. 画像工学,一般セッション)
- D-11-112 放送プロ向けHDTV対応H.264/AVCエンコーダLSI(SARA) : 探索部の構成(D-11. 画像工学,一般セッション)
- D-11-111 放送プロ向けHDTV対応H.264/AVCエンコーダLSI(SARA) : HDTVエンコーダ装置の構成(D-11. 画像工学,一般セッション)
- D-11-110 放送プロ向けHDTV対応H.264/AVCエンコーダLSI(SARA) : 設計思想と基本アーキテクチャ(D-11. 画像工学,一般セッション)
- HDTVへの拡張が可能なMPEG2映像符号化LSI
- 1チップMPEG-2 HDTV CODEC LSI(VASA)とその応用システム
- 1チップMPEG-2 HDTV CODEC LSI (VASA)とその応用システム(ディジタル・情報家電,放送用,ゲーム機器用システムLSI及び一般)
- C-12-10 動画像電子透かしのハードウェア・アーキテクチャの検討
- 複数SDTVエンコーダLSIによるMPEG-2 HDTV エンコーダシステム
- D-11-19 前処理および1次動き探索結果を用いた符号化制御に関する検討
- リアルタイムMPEG2 SP@MLエンコーダチップセットの開発
- D-11-9 12bit 4:2:2対応AVC/H.264 HDTVイントラエンコーダの開発(D-11.画像工学,一般セッション)
- 可変パイプラインを用いた低消費エネルギープロセッサの設計と評価(プロセッサ・アーキテクチャ)
- 可変パイプライン手法によるプロトタイプ低消費エネルギープロセッサの設計(CPSY-5 マイクロアーキテクチャ)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- 高性能セミスタティックTSPC DFFの検討
- 高性能DFFの検討
- 高性能DFFの検討
- 高性能DFFの検討
- スタンダードセル用高性能DFF
- ディジタル信号処理用高速・高集積配列形乗累算器
- 画像処理LSI用性能指向マクロセル設計法
- A-36 設計工程間における一致検証の一手法(A-2. 非線形問題,一般講演)
- リアルタイムMPEG2エンコーダLSI用オンチップRISC
- 放送基盤向けHDTV対応H.264/AVC High422プロファイル/MPEG-2 422プロファイル符号化LSI(組込みシステムプラットフォーム)
- 放送基盤向けHDTV対応H.264/AVC High422プロファイル/MPEG-2 422プロファイル符号化LSI(組込みシステムプラットフォーム)
- MPEG-2ビデオ符号化LSIにおけるSIMD型マクロブロック・プロセッサの改良
- MPEG-2ビデオ符号化LSIにおけるSIMD型マクロブロック・プロセッサの改良
- MPEG-2ビデオ符号化LSIにおけるSIMD型マクロブロック・プロセッサの改良
- HDTV対応MPEG-2エンコーダLSIの制御構成
- C-12-42 MPEG-2 ビデオエンコーダ LSI : 適応探索に適したメモリアーキテクチャ
- C-12-41 MPEG-2 ビデオエンコーダLSI : シーン適応制御可能なME/MCアーキテクチャ
- C-12-40 MPEG-2 ビデオエンコーダLSI : マルチチップ対応インタフェース
- C-12-39 MPEG-2ビデオエンコーダLSI : 階層協調アーキテクチャ
- SDRAM向き横縞ライン多重画像格納形式の提案
- 動き補償における探索領域の移動制御に関する一考察
- MPEG-2 ビデオエンコーダにおけるPES化処理構成の検討
- HDTV 動画像符号化システム構成法
- 単フィールド動きベクトル探索法
- MPEG2エンコーダLSIの現状と課題
- MPEG2エンコーダLSIの現状と課題
- MPEG2エンコーダLSIの現状と課題
- 可変段数パイプラインアーキテクチャ(VSP)の更なる低消費電力化手法の提案とLSI設計(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
- 4K-1 配列の縮退表現による大規模並列タスクネットワークの実装効率化(情報爆発時代における分散処理とセキュリティ,一般セッション,「情報爆発」時代に向けた新しいIT基盤技術)
- 半画素精度探索のためのSIMD型動き検出器
- 画素間引き型動きベクトル検出法の一提案
- MPEG2映像圧縮チップセット (特集論文 マルチメディア通信を支えるMPEG2画像圧縮LSI設計技術)
- MPEG2対応動き検出/補償LSIのアーキテクチャ設計
- MPEG2対応動き検出/補償LSIのアーキテクチャ設計
- MPEG2対応動き補償LSI
- ルックアップテーブル分割による小型・低消費電力VLDの構成法
- 1次元シストリックアレー型全探索動きベクトル検出器の提案
- 不均質環境におけるタスクネットワークの静的スケジューリング手法(HPC-3 : スケジューリング)
- タスクネットワークの解析情報を用いたスケジューリング手法
- コンカレント・コラボレーション手法によるMPEG2映像圧縮LSI設計・製造の短TAT化 (コンカレント・コラボレーション技術論文小特集)
- HDTV対応MPEG-2エンコーダLSIの制御構成
- プログラマブル動き検出/補償LSI
- An H.264/AVC High422 profile and MPEG-2 422 profile encoder LSI for HDTV broadcasting infrastructures (計算機アーキテクチャ 組込みシステム)
- タスク並列スクリプト言語処理系における広域分散実行方式
- 効率の良い広域分散対応のタスク並列スクリプト言語の実現(HPC-9: 並列プログラミング)
- 拡張テンプレートを複数併用するHDTV用4画素精度動きベクトル検出器の構成(プロセッサ, DSP, 画像処理技術及び一般)
- 拡張テンプレートを複数併用するHDTV用4画素精度動きベクトル検出器の構成(プロセッサ, DSP, 画像処理技術及び一般)
- 拡張テンプレートを複数併用するHDTV用4画素精度動きベクトル検出器の構成(プロセッサ, DSP, 画像処理技術及び一般)
- 1チップHDTV MPEG-2 CODEC LSI構成技術--VASA (特集 HDTV映像伝送・配信システム)
- J-079 段階的探索開始位置決定による螺旋状動き探索の高効率化(J.グラフィクス・画像)
- D-11-10 オフセット動きベクトル探索のオフセット更新と適応的f_code設定
- J-026 テレビ映像に入るパルスノイズの実時間除去方式(J.グラフィクス・画像)
- タスク並列スクリプト言語処理系におけるユーザレベルの機能拡張を可能とする機構(HPC-9: 並列プログラミング)
- MegaScriptにおける大規模ワークフローの縮約機構の設計
- フルHDTVリアルタイム3D映像エンコーダ装置の開発
- タスク並列スクリプト言語におけるストリーム通信の改良(HPC-1 : 並列プログラミング)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- 配列の縮約表現による大規模ワークフローの効率的実装手法
- メタ情報に基づくタスク並列スクリプト言語のスケジューラ(HPC-10 : ネットワークとスケジューリング)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- [依頼講演]放送基盤向けH.264/AVC映像符号化LSIとその応用
- タスクネットワークの形状に基づく並列スクリプト言語のスケジューラ(一般講演1)
- J-078 適応的なフィルタリングを用いた画像の性質にロバストな動き探索(J.グラフィクス・画像)
- D-11-58 MPEG-2 Multi-view Profile における可変GOP構造
- 超低遅延映像符号化に向けた2パス符号化構成法に関する一検討(知的マルチメディアシステム,一般)
- 放送基盤向けH.264/AVC映像符号化LSIとその応用(プロセッサ,DSP,画像処理技術及び一般)
- 放送基盤向けH.264/AVC映像符号化LSIとその応用(プロセッサ,DSP,画像処理技術及び一般)
- 放送基盤向けH.264/AVC映像符号化LSIとその応用(プロセッサ,DSP,画像処理技術及び一般)
- H.264/AVCマルチチャンネルビデオエンコーダ装置におけるチャンネル間符号量制御機能 (メディア工学)
- D-11-85 HEVCイントラ予測処理におけるCU分割手法に関する一検討(D-11.画像工学,一般セッション)
- H.264/AVCマルチチャンネルビデオエンコーダ装置におけるチャンネル間符号量制御機能 (マルチメディア情報ハイディング・エンリッチメント)
- H.264/AVCマルチチャンネルビデオエンコーダ装置におけるチャンネル間符号量制御機能 (画像工学)
- H.264/AVCマルチチャンネルビデオエンコーダ装置におけるチャンネル間符号量制御機能 (ライフインテリジェンスとオフィス情報システム)
- D-11-59 チャンネル間符号量制御機能付きビデオエンコーダ装置(D-11.画像工学,一般セッション)
- HEVCイントラ予測処理における計算量削減方法に関する一検討 (画像符号化・映像メディア処理レター特集)
- H.264/AVCマルチコアビデオエンコーダ装置における2パス符号量制御 (メディア工学)
- HEVCイントラ予測処理における計算量削減方法に関する一検討(研究速報,画像符号化,画像符号化・映像メディア処理レター)
- H.264/AVCマルチチャンネルビデオエンコーダ装置におけるチャンネル間符号量制御機能
- 3-2 H.264/AVC 4チャンネルビデオエンコーダ装置におけるチャンネル間符号量制御機能(第3部門画像符号化)