論理合成された回路に対するLFSRのテスト長
スポンサーリンク
概要
- 論文の詳細を見る
VLSIのテスト法としてBISTが提案されている.BIST用疑似乱数発生器として,LFSRが用いられている.LESRを用いたテストパターン生成について研究がおこなわれている.その一方で論理合成を使用して構成された回路には検出困難故障が生じやすいと言われている.本稿ではCUTに検出困難故障が存在するとき, LFSRを用いたテストパターン生成に必要なテスト長について検討する.
- 社団法人電子情報通信学会の論文
- 1996-03-11
著者
関連論文
- 論理合成された回路に対するLFSRのテスト長
- 1MビットSRAMの故障解析
- 分枝限定法の並列化と並列計算機での実行
- 分枝限定法の並列化と並列計算機での実行
- 1MビットSRAMの故障解析
- 検出困難故障用パターンを生成するLFSRのテスト長について
- ナップサック問題における分枝限定法の並列化
- 多重MISRの構成とそのエイリアス確率に関する二,三の考察
- ビット毎に誤り率が異なるMISRのエイリアス確率と完全重み分布
- 多重MISRの構成とそのエイリアス確率に関する二、三の考察