論理合成された回路に対するLFSRのテスト長
スポンサーリンク
概要
- 論文の詳細を見る
VLSIのテスト法としてBISTが提案されている.BIST用疑似乱数発生器として,LFSRが用いられている.LESRを用いたテストパターン生成について研究がおこなわれている.その一方で論理合成を使用して構成された回路には検出困難故障が生じやすいと言われている.本稿ではCUTに検出困難故障が存在するとき, LFSRを用いたテストパターン生成に必要なテスト長について検討する.
- 社団法人電子情報通信学会の論文
- 1996-03-11
著者
関連論文
- 論理合成された回路に対するLFSRのテスト長
- 1MビットSRAMの故障解析
- 分枝限定法の並列化と並列計算機での実行
- 分枝限定法の並列化と並列計算機での実行
- 1MビットSRAMの故障解析
- 検出困難故障用パターンを生成するLFSRのテスト長について
- ナップサック問題における分枝限定法の並列化
- 多重MISRの構成とそのエイリアス確率に関する二,三の考察
- ビット毎に誤り率が異なるMISRのエイリアス確率と完全重み分布
- 多重MISRの構成とそのエイリアス確率に関する二、三の考察
- ビット毎に誤り率が異なるMISRのエイリアス確率と完全重み分布
- 3. 符合理論の計算機システム、ディジタル信号処理への応用 ( 情報理論の計算機システムへの応用)
- 特集「情報理論の計算機システムへの応用」の編集にあたって
- 並列計算機に適した格子らせんネットワークの提案
- 64PE並列計算機"発葉"における故障発生実験とその対策
- 超並列計算機MP-1を用いたVLSI組込み自己テストのエイリアス確率の計算
- マスクROMの故障解析とそのシグネチャ回路設計への応用
- H8/330並列システムにおけるフォールトトレランスの実験
- 放送+挙手アーキテクチャとH8/330並列システムでの実験
- 超並列計算機MP-1を用いたナップサック問題解法の試み
- キャンパスネットワークにおける障害 : 落雷
- 千葉大学計算機ネットワークにおける障害 : ネットワーク層
- マスクROMのBISTにおけるエイリアス誤りの一実験
- アーキテクチャ・シミュレータN.2を用いた並列マシンのシミュレーションの試み(マイクロ・プロセッサ,ニューラルネットワーク)
- アーキテクチャ・シミュレータN.2を用いた並列マシンのシミュレーションの試み
- 単一誤り訂正リードソロモン符号を用いた自己修復可能なマスクROM構成法
- MasParを用いたエイリアス確率の計算-改良
- 16PE並列計算機「樹葉」における最大値問題のサイクル数による評価
- 論理合成組合せ回路に対するLFSRによるテスト長