マスクROMの故障解析とそのシグネチャ回路設計への応用
スポンサーリンク
概要
- 論文の詳細を見る
マスクROMのワード, ビット線故障に対するエイリアス誤りを理論的に解析した.(x-α)(x-α^2)に基づくMISRでは、エイリアス確率が初期状態に依存することを証明した.故障を持つ1000個のマスクROMチップに対して,その故障原因を調べた.セル故障,ワード線故障,ビット線故障,遅延故障等が観測された.これらの故障チップに対し,BISTにおけるエイリアス誤りの実験をおこなった.6種類のMISRを基板上に実現した.その結果,エイリアス誤りが実際に生じることが観測された.16段8入力MISRではエイリアス確率が観測されず,6種類のMISRのうちでは最も良い性能を持つ.
- 社団法人電子情報通信学会の論文
- 1994-02-10
著者
関連論文
- 論理合成された回路に対するLFSRのテスト長
- 1MビットSRAMの故障解析
- 分枝限定法の並列化と並列計算機での実行
- 分枝限定法の並列化と並列計算機での実行
- 1MビットSRAMの故障解析
- 検出困難故障用パターンを生成するLFSRのテスト長について
- ナップサック問題における分枝限定法の並列化
- 多重MISRの構成とそのエイリアス確率に関する二,三の考察
- ビット毎に誤り率が異なるMISRのエイリアス確率と完全重み分布
- 多重MISRの構成とそのエイリアス確率に関する二、三の考察