構造レベルカバレジメジャによる検証十分性の評価
スポンサーリンク
概要
- 論文の詳細を見る
高品質の計算機を短期間で開発するためには、論理シミュレーションによる設計検証を十分行なう必要がある。ところが、次の問題点がある。(1)論理規模増大、複雑化によるシミュレーションに費やす計算機時間の増加。(2)テスト項目もれ、未実施による不良の見逃し。限られたシミュレーション時間内で必要かつ十分な検証を行なうためには、検証の十分性を計量的に表すメジャ(尺度)が必要である。本稿では、論理回路(構造記述)中の信号線のO/1変化に着目した構造レベルカバレジメジャを用いてテストの十分性、有効性を評価し、本メジャの有効性を考察する。
- 1992-02-24
著者
-
長谷川 智英
株式会社日立製作所エンタープライズサーバ事業部
-
西田 隆夫
(株)日立製作所
-
清水 嗣雄
(株)日立製作所
-
長谷川 智英
(株)日立製作所 神奈川工場
-
廣瀬 善太郎
(株)日立製作所 神奈川工場
-
田代 淳一
(株)日立コンピュータエレクトロニクス
-
清水 嗣雄
(株)日立製作所中央研究所
関連論文
- 4A-4 基幹系システム向け仮想化技術「Virtage」の開発(その4) : IPFアーキテクチャにおけるTLB仮想化方式(仮想化技術(2),一般セッション,アーキテクチャ)
- 大型計算機の装置診断容易化支援システム : (2)故障辞書作成方式
- 大型計算機の装置診断容易化支援システム : (1)支援システムCONDOR概要
- 一時的観測不能領域抽出による超高速ベクトル化故障シミュレータの開発
- 遅延時間最適化方式の検討
- パイプライン制御計算機の制御論理生成方式
- 多段論理最適化方式の検討
- カスタムLSIの設計支援システム (計測と制御のためのカスタムLSI)
- 時間論理分割を用いた順序回路の合成方式
- 大規模論理関数用BDDパッケージ : H-BDD
- 構造レベルカバレジメジャによる検証十分性の評価
- HITAC M-880 開発における論理シミュレーションを用いた性能検証手法
- VHDLシミュレーションにおけるバス入出力方向判定方式
- 順序回路のラッチ再割当て手法
- 故障シミュレーション高速化方式 : (2)事前故障伝搬
- 故障シミュレーション高速化方式 : (1)観測不能故障除外
- 大型計算機の装置診断容易化支援システム : (3)性能評価指標の計算方式
- 論理LSI用故障位置指摘システム
- 論理設計検証に対する一手法
- 多階層記憶装置における設計検証方式