スポンサーリンク
Necエレクトロニクス株式会社実装技術部 | 論文
- ミックスドシグナルSOP (System-On-Package)におけるノイズ干渉メカニズムの検討(電磁界評価と干渉低減技術,次世代電子機器における先端実装技術と電磁波ノイズ低減技術論文)
- 多ピン・薄型LSI内蔵パッケージの電気特性評価 (先端電子デバイスパッケージと高密度実装における評価・解析技術論文特集)
- 三次元LSIチップ間配線技術
- 貫通ビアを用いた積層DRAM向け高密度パッケージ開発(高密度SiP・3次元実装技術,高性能電子機器を支える次世代高密度実装技術と実装材料技術論文)
- C-12-4 高密度貫通電極スペーサーを用いたワイドバスCoC(C-12.集積回路A(設計・テスト・実装技術),エレクトロニクス2)
- 広帯域・大容量メモリ搭載SMAFTIパッケージ技術 (電子デバイス特集) -- (先端製品を支える共通技術・基盤技術)
- 多ピン・薄型LSI内蔵パッケージの電気特性評価(先端電子デバイスパッケージと高密度実装における評価・解析技術論文)
- アナデジ混載システムにおけるチップ,パッケージ,ボードの微小ノイズ設計/検証技術開発(先端電子デバイスパッケージと高密度実装における評価・解析技術論文)
- 無電解CuNiPのSnAgCuはんだバンプ接続信頼性
- ミックスドシグナルSiP (System-in-Package)に対する信号対ノイズ比測定(SiP (System in Package)技術,先端電子デバイスパッケージと高密度実装プロセス技術の最新動向論文)
- 次世代LSIパッケージ用チップ及びパッケージレベルのシームレスインターコネクト技術(配線・実装技術と関連材料技術)
- ULSI微細Cuダマシン配線の応力誘起ボイドに関する3-D弾塑性有限要素解析
- 感光性樹脂を用いた5μm厚めっきCuによる多層配線技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 感光性樹脂を用いた5μm厚めっきCuによる多層配線技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- BI-2-3 システム機器におけるコモンモード放射とそのメカニズム(BI-2.複合システムのノイズ問題を考える,ソサイエティ企画)
- 三次元LSIチップ間配線技術
- 多ピン・薄型LSI内蔵パッケージの電気特性評価
- 三次元IC間に挿入された配線体の高周波伝送特性