スポンサーリンク
半導体理工学研究センター | 論文
- 同期型高速DRAMの新しい書き込み方式
- 1.6Gバイト/秒8MビットEmbedded DRAM
- 大学でのSoC設計教育推進へ向けたSTARCの取り組み
- 共分散行列を用いたステートマシンの状態探索手法
- STARCにおける物理設計技術開発の課題と活動
- STARCにおける物理設計技術開発の課題と活動
- ED2000-130 / SDM2000-112 / ICD-2000-66 DRAMリフレッシュエンジニアリングモデル
- ED2000-130 / SDM2000-112 / ICD2000-66 DRAMリフレッシュエンジニアリングモデル
- ED2000-130 / SDM2000-112 / ICD2000-66 DRAMリフレッシュエンジニアリングモデル
- データ線シフトリダンダンシ方式を用いたLogic混載DRAMマクロ
- 半導体プロセス・デバイス・回路のモデリングとシミュレーション
- Full Top Down Design for Testability Using Multi-Level Partial Scan Design
- 動作機能図入力システム環境でのテスト容易化
- 高速Mic-Cutアルゴリズムを用いたRTレベル回路分割手法
- 高速Min-Cutアルゴリズムを用いたRTレベル回路分割手法
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- BI-2-1 LSIのEMCマクロモデルの国際規格化動向(BI-2.EMC設計のためのLSIマクロモデリング,依頼シンポジウム,ソサイエティ企画)