歩行者の現在地認識に基づく道路標識とランドマークを用いた位置特定システムの改良とシミュレーション評価 (画像工学)
スポンサーリンク
概要
著者
関連論文
-
歩行者の現在地認識に基づく道路標識とランドマークを用いた位置特定システムの改良とシミュレーション評価(ITS画像処理,映像メディア,視覚および一般)
-
ビットレベル処理を考慮したセレクタ帰着型重み付き加算器(システムレベル設計,システム設計及び一般)
-
アドホックネットワークにおけるクラスタの接続性とクラスタヘッドの負荷分散を考慮したルーティング (アドホックネットワーク)
-
歩行者の現在地認識に基づく道路標識とランドマークを用いた位置特定システムの改良とシミュレーション評価 (画像工学)
-
歩行者の現在地認識に基づく道路標識とランドマークを用いた位置特定システムの改良とシミュレーション評価 (ITS)
-
セレクタ論理を用いた高速な差積演算器の設計とバタフライ演算への応用
-
部分マッチングを考慮しMISO構造に対応した専用演算器合成手法 (リコンフィギャラブルシステム)
-
部分マッチングを考慮しMISO構造に対応した専用演算器合成手法 (コンピュータシステム)
-
部分マッチングを考慮しMISO構造に対応した専用演算器合成手法 (VLSI設計技術)
-
フロアプランを考慮した高位合成のための高速なモジュール配置手法(高位合成,FPGA応用及び一般)
-
複数のグループを持つ無線アドホックネットワークにおける衝突回避型マルチキャストプロトコル (アドホックネットワーク)
-
一般化レジスタ分散アーキテクチャを対象とした高位合成手法とその評価 (VLSI設計技術)
-
ディジタルメディア向け動的再構成型プロセッサFE-GAへのDFGマッピングとその自動化手法(動的再構成システム,物理設計及び一般)
-
IEEE802.11nに対応した高効率列処理演算器による高スループットイレギュラーLDPC復号器の実装と評価(動的再構成システム,物理設計及び一般)
-
連携処理を考慮したネットワークプロセッサへの処理割り当て手法(ネットワークオンチップ,システムオンシリコンを支える設計技術)
-
Odd-Even Turn Modelを対象としたNoCの負荷分散による遅延時間削減手法(ネットワークオンチップ,システムオンシリコンを支える設計技術)
-
アプリケーションプロセッサのための高速かつ最適なパイプライン構成を持つSIMD演算ユニット合成手法(高位合成,FPGA応用及び一般)
-
組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
-
命令メモリアクセス数削減に基づく低エネルギーASIP合成手法(システムレベル設計,FPGA応用及び一般)
-
セレクタ論理を用いた高速な差積演算器の設計とバタフライ演算への応用 (画像工学)
-
歩行者の現在地認識に基づく道路標識とランドマークを用いた位置特定システムの改良とシミュレーション評価(ITS画像処理,映像メディア,視覚及び一般)
-
組み込みアプリケーションを対象とした2階層ユニファイドキャッシュのシミュレーション手法(システム設計,デザインガイア2009-VLSI設計の新しい大地-)
-
FIFOをキャッシュ置換ポリシとする正確なキャッシュ構成シミュレーションの高速化 (ディペンダブルコンピューティング)
-
FIFOをキャッシュ置換ポリシとする正確なキャッシュ構成シミュレーションの高速化 (VLSI設計技術)
-
道路標識とランドマークを用いた歩行者位置特定システムと実地調査による評価
-
2階層キャッシュメモリにおけるシミュレーションベースのバス幅最適化手法(システム設計,デザインガイア2009-VLSI設計の新しい大地-)
-
組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
-
命令メモリアクセス数削減に基づく低エネルギーASIP合成手法(システムレベル設計,FPGA応用及び一般)
-
フロアプランを考慮した高位合成のための高速なモジュール配置手法(高位合成,FPGA応用及び一般)
-
フロアプランを考慮した高位合成のための高速なモジュール配置手法(高位合成,FPGA応用及び一般)
-
フロアプランを考慮した高位合成のための高速なモジュール配置手法(高位合成,FPGA応用及び一般)
-
一般化レジスタ分散アーキテクチャを対象とした高位合成手法とその評価(システム設計とその最適化I,システム設計及び一般)
-
常時着用型センサ"ビジネス顕微鏡"による組織変革(システムオンシリコンを支える設計技術)
-
歩行者の現在地認識に基づく道路標識とランドマークを用いた位置特定システムの改良とシミュレーション評価(ITS画像処理,映像メディア,視覚及び一般)
-
部分マッチングを考慮しMISO構造に対応した専用演算器合成手法(演算器最適化設計,FPGA応用及び一般)
-
部分マッチングを考慮しMISO構造に対応した専用演算器合成手法(演算器最適化設計,FPGA応用及び一般)
-
部分マッチングを考慮しMISO構造に対応した専用演算器合成手法(演算器最適化設計,FPGA応用及び一般)
-
2階層キャッシュメモリにおけるシミュレーションべースのバス幅最適化手法(システム設計,デザインガイア2009-VLSI設計の新しい大地)
-
組み込みアプリケーションを対象とした2階層ユニファイドキャッシュのシミュレーション手法(システム設計,デザインガイア2009-VLSI設計の新しい大地)
-
セレクタ論理を用いた高速な差積演算器の設計とバタフライ演算への応用
-
FIFOをキャッシュ置換ポリシとする正確なキャッシュ構成シミュレーションの高速化(プロセッサ設計,デザインガイア2010-VLSI設計の新しい大地-)
-
FIFOをキャッシュ置換ポリシとする正確なキャッシュ構成シミュレーションの高速化(プロセッサ設計,デザインガイア2010-VLSI設計の新しい大地-)
-
アプリケーションプロセッサのための高速かつ最適なパイプライン構成を持つSIMD演算ユニット合成手法(高位合成,FPGA応用及び一般)
-
アプリケーションプロセッサのための高速かつ最適なパイプライン構成を持つSIMD演算ユニット合成手法(高位合成,FPGA応用及び一般)
-
アプリケーションプロセッサのための高速かつ最適なパイプライン構成を持つSIMD演算ユニット合成手法(高位合成,FPGA応用及び一般)
-
命令メモリアクセス数削減に基づく低エネルギーASIP合成手法(システムレベル設計,FPGA応用及び一般)
-
命令メモリアクセス数削減に基づく低エネルギーASIP合成手法(システムレベル設計,FPGA応用及び一般)
-
組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
-
組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
-
A-3-6 RSA暗号に対するスキャンベース攻撃の評価実験(A-3.VLSI設計技術,一般セッション)
-
柔軟な置換ポリシをもつ2階層キャッシュの正確で高速なシミュレーション手法 (VLSI設計技術)
-
セレクタ論理帰着型重み付き加算器を用いた超解像処理 (VLSI設計技術)
-
DS-2-4 エッジ情報を用いたAngularイントラ予測モード高速決定手法(DS-2.HEVCの標準化に向けた新規映像符号化技術,シンポジウムセッション)
-
歩行者の現在地認識に基づく道路標識とランドマークを用いた位置特定システムの改良とシミュレーション評価
-
部分マッチングを考慮しMISO構造に対応した専用演算器合成手法
-
部分マッチングを考慮しMISO構造に対応した専用演算器合成手法
-
一般化レジスタ分散アーキテクチャを対象とした高位合成手法とその評価
-
常時着用型センサ"ビジネス顕微鏡"による組織変革
-
部分マッチングを考慮しMISO構造に対応した専用演算器合成手法
-
HDRアーキテクチャを対象とした複数電源電圧指向の低電力化高位合成手法
-
スキャンチェイン構造に依存しないDESに対するスキャンベース攻撃手法
-
スクラッチパッドメモリとコード配置最適化による低消費エネルギーASIP合成手法(低電力設計,システムオンシリコンを支える設計技術)
-
柔軟な置換ポリシをもつ2階層キャッシュの正確で高速なシミュレーション手法(プロセッサ設計,システムオンシリコンを支える設計技術)
-
セレクタ論理帰着型重み付き加算器を用いた超解像処理(論理設計,システム設計及び一般)
-
A-3-3 セレクタ論理帰着型重み付き加算器を用いた超解像処理と比較実験(A-3.VLSI設計技術,一般セッション)
-
A-3-13 共有バス方式とバスマトリクス方式を用いたネットワークプロセッサのバス競合の性能比較評価(A-3.VLSI設計技術,一般セッション)
-
A-3-11 2コアプロセッサアーキテクチャを対象とする正確なキャッシュ構成シミュレーションの高速化に対する一考察(A-3.VLSI設計技術,一般セッション)
-
A-3-1 動きベクトルを考慮した遅延オーバーヘッドのないハードウェア向き適応的並列補間手法(A-3.VLSI設計技術,一般セッション)
-
RDRアーキテクチャを対象とした部分2重化フォールトセキュア高位合成手法
-
RDRアーキテクチャを対象とした部分2重化フォールトセキュア高位合成手法
-
セレクタ論理を利用した高速補間演算器設計
-
2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法
-
セレクタ論理を利用した高速補間演算器設計
-
2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法
-
HDRアーキテクチャを対象とした複数電源電圧指向の低電力化高位合成手法(プロセッサ,DSP,画像処理技術及び一般)
-
2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法 (コンピュータシステム・組込み技術とネットワークに関するワークショップETNET2012)
-
2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法 (ディペンダブルコンピューティング・組込み技術とネットワークに関するワークショップETNET2012)
-
RDRアーキテクチャを対象とした部分2重化フォールトセキュア高位合成手法 (ディペンダブルコンピューティング・組込み技術とネットワークに関するワークショップETNET2012)
-
HDRアーキテクチャを対象とした高速かつ効率的な複数電源電圧指向の高位合成手法 (VLSI設計技術)
-
RDRアーキテクチャを対象とした部分2重化フォールトセキュア高位合成手法 (コンピュータシステム・組込み技術とネットワークに関するワークショップETNET2012)
-
複数のキャッシュ構成を同時に表現するデータ構造とこれを用いた高速で正確な2コアキャッシュシミュレーション
-
スキャンシグネチャを用いたTriple DESに対するスキャンベース攻撃手法(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)
-
スキャンシグネチャを用いたTriple DESに対するスキャンベース攻撃手法(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)
-
State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 (システム数理と応用)
-
State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 (信号処理)
-
State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 (VLSI設計技術)
-
State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装 (回路とシステム)
-
高集積かつ高周波な回路に対応した複数電源電圧指向の高位合成手法
-
鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装 (画像工学)
-
鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装 (集積回路)
-
鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装 (信号処理)
-
鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装 (VLSI設計技術)
-
HDRアーキテクチャを対象とした同時実行指向スケジューリングを用いたクロック設計考慮低電力化高位合成手法 (VLSI設計技術)
-
HDRアーキテクチャを対象とした同時実行指向スケジューリングを用いたクロック設計考慮低電力化高位合成手法 (ディペンダブルコンピューティング)
-
RDRアーキテクチャを対象とした部分2重化フォールトセキュア高位合成手法(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
-
RDRアーキテクチャを対象とした部分2重化フォールトセキュア高位合成手法(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
-
2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
-
2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
-
セレクタ論理を利用した高速補間演算器設計(設計事例,組込み技術とネットワークに関するワークショップETNET2012)
-
セレクタ論理を利用した高速補間演算器設計(設計事例,組込み技術とネットワークに関するワークショップETNET2012)
もっと見る
閉じる
スポンサーリンク