並列推論マシンPIE64の高性能相互結合網〔英文〕
スポンサーリンク
概要
著者
関連論文
- ICOTone : 音楽情報認識ユニットninoru
- 複合粒度アーキテクチャ上での並列実行方式
- PIE64の通信機能の測定
- 並列計算機PIE64の通信機能の評価
- 大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの開発
- 大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの開発
- ウェーブフロント型並列処理における分散メモリ型並列計算機の通信機構の評価 (並列処理)
- マルチグレイン並列化コンパイラにおける臨界投機実行の効果について
- マルチグレイン並列化処理における臨界投機実行の適用
- 並列計算機PIE64における Committed-choice型言語Flengの負荷分散手法
- Committed-Choice型言語Flengにおける静的負荷分割のPIE64上での実装および評価
- ゴールの融合によるCommitted-Choice型言語Flengの最適化
- PIE64におけるCommitted-Choice型言語flengの動的粒度制御のためのコンパイル手法
- flengの動的粒度制御のための静的解析手法
- データフロー解析に基づくCommitted-Choice型言語Flengの静的負荷分割
- データフロー解闘斤に基づくCommitted Choice型言語のスヶジューリング
- 高並列推論エンジンPIE64研究経過報告 : ソフトウェア
- Committed-Choice型言語Flengにおける静的粒度制御手法
- Committed Choice型言語Flengにおけるサスペンドコストの削減
- 疑似並列エミュレータによる単一参照アノテーションの評価
- FLENGの中間言語とエミュレータの実装
- 推論プロセッサUNIRED IIの命令セットの概要
- FLENGコンパイラの最適化処理
- FLENGコンパイラとその抽象化コード
- レジスタウィンドウにおける高速タスクスイッチング手法の実現
- 高並列推論エンジンPIE64研究経過報告-ハードウェア-
- 並列推論マシン PIE64 の 相互結合網の作製および評価 (並列処理)
- PIE64の相互結合網の電気的特性の評価
- PIE64のネットワークメンテナンス,ホストインタフェース,クロック分配機構 : タコ
- PIE64の相互結合網ハードウェアの詳細
- PIE64における推論ユニットの概要
- PIE64の実装設計の概要
- PIE64の相互結合網の構成法
- 並列推論マシンPIE64の高性能相互結合網〔英文〕
- バンバン粒度制御:高並列汎用処理における最適粒度制御
- レジスタウィンドウを用いたマルチスレッドプロセッサの設計
- 並列推論エンジンPIE64の要素プロセッサUNIRED-IIの並列プログラムでの評価
- レジスタウィンドウを用いた高速マルチスレッドアーキテクチャの検討
- Committed-Choice型言語Flengによる並列数式処理
- データフロートレーサによる並列論理型言語Flengのパフォーマンスデバッギング
- データフロートレーサによる並列論理型言語Flengのパフォーマンスデバッギング
- マルチウインドウデバッガ HyperDEBU における細粒度高並列プログラムの実行のデータフローの視覚化
- 逐次プログラムの投機並列実行を行なう中間コードインタプリタの構成法
- 投機的 制御/データ依存グラフとJava Jog-time Analyzer : Java Virtual Accelerator実現へ向けての予備評価
- 臨界投機実行のWWW情報検索への応用
- 動的負荷分散を行う相互結合網の構成
- 高並列プログラムのパフォーマンス・デバッギング・ツールpaf
- 並列論理型言語FlengのデバッガHyperDEBUにおける視覚化支援機能
- 並列論理型言語FlengのマルチウインドウデバッガHyperDEBU (並列処理)
- 並列論理型言語FlengのマルチウインドウデバッガHyperDEBU
- 実行プロファイルに基づくコミッティッドチョイス型言語の静的負荷分割手法 (並列処理)
- 並列論理型言語FlengのデバッガHyperDEBUのトップレベルウィンドウ
- 並列論理型言語FlengのデバッガHyperDEBUにおける入出力トレ-ス
- 並列論理型言語Flengのマルチウインドウ・デバッガHyperDEBU
- 投機的データフローモデルに基づく並列化エミュレーションの検討
- 動的情報収集機構および投機実行支援機構を備えたチップマルチプロセッサに関する検討
- 1.第五世代プロジェクトにおける計算機アーキテクチャの研究をふりかえって (第五世代コンピュータプロジェクトの成果と残された課題)
- 推論プロセッサUNIREDII : プロセッサ・アーキテクチャの評価 (並列処理)
- 推論プロセッサUNIRED II : プロセッサ・アーキテクチャの評価
- 推論プロセッサUNIRED II : シミュレーションによる性能評価
- 推論プロセッサUNIREDII : 専用命令セットの実現
- 推論プロセッサUNIRED IIの多重コンテクスト処理
- 並列推論マシンPIE64の推論プロセッサUNIREDの概要
- PIE64のゴール間同期/分散ガベージコレクション支援機構
- PIE64上でのFLENG実行方式
- PIE64のネットワーク・インタフェス・プロセッサの概要
- 高並列推論エンジン実験環境PIEEEの概要
- 並列推論マシンPIE64における拡張デレファレンス機構
- PIE64のネットワーク・インタフェス・プロセッサのシミュレーションによる性能評価
- PIE64のネットワーク・インタフェス・プロセッサのハードウェア構成
- 並列オブジェクト指向言語Fleng++によるユーザインタフェースの構築
- 分散メモリ環境でのガベージコレクションに関する考察
- PIE64の並列処理管理カーネルにおけるスケジューリング,負荷分散の検討
- PIE64の並列処理管理カーネルのアーキテクチャ (並列処理)
- PlE 64の並列処理管理カーネルのアーキテクチャ
- PIE64の推論ユニットのハードウェア
- 並列推論エンジンPIE64の概要〔英文〕
- 分散メモリ上でのジェネレーションスキャベンジングGC
- 単一参照アノテーションを用いた論理型言語プログラムの最適化コンパイル
- 並列推論マシンPIE64の全体構成