BTB拡張による値予測機構のエネルギー削減
スポンサーリンク
概要
- 論文の詳細を見る
Recent advances in computer design allow microprocessors to enable parallelism in programs in order to achieve high performance. True dependency is one of the many factors that restrict parallelism in a computer program. To overcome the restrictions of true dependency, a number of schemes for value prediction have been proposed. The value predictor predicts an instruction result on the basis of the value history obtained from Value History Table (VHT). However, it consumes considerable energy because VHT is large and is referenced very frequently. In this paper, we propose a more efficient mechanism for a value predictor that extends the use of an existing branch target buffer (BTB) to reduce the number of invalid VHT references. We introduced a predictability bit (p_bit) to identify an instruction that has a predictable value, and we added a field to BTB to ensure that the p-bits corresponded to successive instructions. The proposed mechanism controls VHT references on the basis of p_bits. The evaluation results show that the proposed mechanism reduces invalid references by 27.6% and 42.4% and energy by 16.6% and 25.7% with 0.1% performance loss on average in the 8 and 32 p_bits length, respectively.
著者
関連論文
- パイプラインステージ統合をオンチップで制御する低消費電力プロセッサのFPGA実装と評価(低消費電力技術,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- 依存関係に基づくスラックの共有化手法(コンピュータシステム)
- Drowsyキャッシュにおける活性期間の制御手法に関する検討(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- Drowsyキャッシュにおける活性期間の制御手法に関する検討(低消費電力キャッシュ,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- タスクの予測によりコンテキストスイッチを投機実行する手法に関する検討(並行処理(1))
- 投機的実行の深さに着目した低消費電力化手法(プロセッサアーキテクチャ(1),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- パイプラインステージ統合のオンチップ制御機構(プロセッサアーキテクチャ(1),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- スラック命令数を増加させるスラック共有化手法(プロセッサアーキテクチャ(1),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- 発見的手法に基づくローカル・スラック予測機構(プロセッサアーキテクチャ)
- 命令実行時の振る舞いに着目したローカル・スラック予測(組込技術とネットワークに関するワークショップETNET2006)