FPGAを用いたAndroid OS性能評価システムの開発(ネットワークソフトウエア(ソフトウエアアーキテクチャ,ミドルウエア),NWアプリケーション,SOA/SDP,NGN/IMS/API,分散制御・ダイナミックルーチング,グリッド,NW及びシステム信頼性,NW及びシステム評価,一般)
スポンサーリンク
概要
- 論文の詳細を見る
Android OSを搭載可能なプロセッサボードとバス接続を行い,Android側のイベント処理時間を測定したり,Androidに予め設定したタイミングで入力を行いそのレスポンス時間を測定するなどの機能を有する性能評価システムをFPGAを用いて試作した.プロセッサボード側は殆ど測定の影響を受けずに正確なタイミングデータを計測することができ,Android OSの実時間性能を含めた性能改善に役立つことが期待される.プロセッサボードの替わりにFPGA上にプロセッサコアを載せAndroidを直接動作させるSoC開発の用途も想定している.
- 2011-01-13
著者
-
大川 猛
(独)産業技術総合研究所情報技術研究部門
-
戸田 賢二
産業技術総合研究所
-
戸田 賢二
産総研情報技術研究部門
-
戸田 賢二
産業技術総合研究所 情報技術研究部門
-
戸田 賢二
(独)産業技術総合研究所
-
戸田 賢二
National Institute For Advanced Industrial Science And Technology (aist):information Technology Rese
-
松本 祐教
株式会社トプスシステムズ
-
大川 猛
株式会社トプスシステムズ
-
宮崎 崇史
株式会社トプスシステムズ
-
大川 猛
東北大学大学院工学研究科
-
大川 猛
National Institute For Advanced Industrial Science And Technology (aist):information Technology Rese
-
Ohkawa Takeshi
Department Of Electronic Engineering Tohoku University
-
戸田 賢二
電子技術総合研究所所
-
大川 猛
National Institute For Advanced Industrial Science And Technology (aist) Information Technology Rese
-
大川 猛
(株)トプスシステムズ
-
宮崎 崇史
(株)トプスシステムズ
-
松本 祐教
(株)トプスシステムズ
-
大川 猛
宇都宮大学大学院工学研究科情報システム科学専攻
関連論文
- CORBA/GIOPを用いたFPGA向けオブジェクト指向プログラミング・テスト環境(組込みシステムプラットフォーム)
- オブジェクト要求ブローカのハードウェア化によりオブジェクトレベル通信を加速する「ORBエンジン」の提案(オペレーティング・システム/コンパイラ)
- 部分再構成システムにおけるAES-GCMを用いたビットストリームの秘匿と認証(応用1)
- 超高精細映像に対応したバーサタイルメディアプロセッサ : スケーラブルな並列映像オーバレイエンジン(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 超高精細映像に対応したバーサタイルメディアプロセッサ--スケーラブルな並列映像オーバレイエンジン (コンシューマエレクトロニクス)
- FPGAを用いたコンテンツ保護システムの設計と開発(ソフトウェア・著作権保護,情報システムを支えるコンピュータセキュリティ技術の再考)
- 組込用リアルタイムプロセッサ開発計画(プロセッサ)
- リアルタイムイーサネットとその予備的評価(ネットワーク)
- 僅か数十バイトの追加情報で実現する簡易3次元表示 : グラフィックエンジンを持たない組込機器でも良好な表示(応用,組込技術とネットワークに関するワークショップETNET2009)
- 任意の画像を任意の位置に重畳表示することで大きさ理解を促進する簡易3次元表示方式
- 大きさを実感できる写真表示方式
- FPGAを利用した3次元画像処理の高速化の検討
- 極薄ゲート酸化膜の有機物汚染が与える影響
- 高速かつ軽量な可変データ長対応のCRC回路構成手法(組み込みシステムアーキテクチャ)
- 高速ネットワークフィルタリング装置のアーキテクチャ(インターネット環境でのデータ工学とディペンダビリティ)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- 10 Gigabit Ethernet用の軽量かつ高速なCRC-32回路の実装(ディペンダブルソフトウェアとネットワーク及び一般)
- ネットワークフィルタリング試験装置の試作
- ネットワークフィルタリング試験装置の試作(ネットワーク, 組込技術とネットワークに関するワークショップ)
- CORBA/GIOPを用いたFPGA向けオブジェクト指向プログラミング・テスト環境(組込みシステムプラットフォーム)
- CORBA/GIOPを用いたFPGA向けオブジェクト指向プログラミング・テスト環境(組込みシステムプラットフォーム)
- 省エネ組込みヘテロジニアス・マルチチップ積層COOL Systemの開発
- オブジェクト要求ブローカのハードウェア化によりオブジェクトレベル通信を加速する「ORBエンジン」の提案(オペレーティング・システム/コンパイラ)
- 「ネットワークを渡り歩けるコンピュータ」を利用したネットワークトラヒック削減のための動的負荷分散手法(ネットワークソフトウェア論文)
- B-19-27 「ネットワークを渡り歩けるコンピュータ」を利用した動的負荷分散手法における予測(B-19. ネットワークソフトウェア, 通信2)
- 小型カードプロセッサカードとそのリアルタイム応用
- 小型カードプロセッサカードとそのリアルタイム応用
- 組込応用向き小型プロセッサカードの予備的評価
- 組込用リアルタイムプロセッサ開発計画
- 「ネットワークを渡り歩けるコンピュータ」とモバイルIPの連携による負荷分散手法の提案
- 「ネットワークを渡り歩けるコンピュータ」とモバイルIPの連携による負荷分散手法の提案
- 「ネットワークを渡り歩けるコンピュータ」とモバイルIPの連携による負荷分散手法の提案
- 「ネットワークを渡り歩けるコンピュータ」の差分転送実験
- 「ネットワークを渡り歩けるコンピュータ」の差分転送実験
- 僅か数十バイトの追加情報で実現する簡易3次元表示 : グラフィックエンジンを持たない組込機器でも良好な表示(応用,組込技術とネットワークに関するワークショップETNET2009)
- 僅か数十バイトの追加情報で実現する簡易3次元表示 : グラフィックエンジンを持たない組込機器でも良好な表示(応用,組込技術とネットワークに関するワークショップETNET2009)
- 僅か数十バイトの追加情報で実現する簡易3次元表示 : グラフィックエンジンを持たない組込機器でも良好な表示(応用,組込技術とネットワークに関するワークショップETNET2009)
- 1G06 産総研のワークライフバランス支援(1) : 一時預かり保育支援制度(科学技術人材と男女共同参画(1),一般講演,第22回年次学術大会)
- FPGAによる高速かつ軽量なNFAパターンマッチング回路(FPGA応用)
- PELOC : 動的再構成FPGA用自動配置配線ツール : フレキシブルプロセッサへの応用(設計手法とシステムソフトウェア)
- サイドチャネル攻撃に対する標準評価ボードとツールの開発(ツール,デザインガイア2008-VLSI設計の新しい大地)
- FPGAの動的部分再構成を用いたマルチ暗号モジュールの回路規模と消費電力の削減
- 高速ネットワークフィルタリング装置のアーキテクチャ(インターネット環境でのデータ工学とディペンダビリティ)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- 小型ソフトコア基板用USBインタフェースの開発(ソフトコア・ハードウェア化, 組込技術とネットワークに関するワークショップ)
- 小型ソフトコア基板用USBインタフェースの開発
- リアルタイムイーサネットのシミュレーションによる評価(2003年並列/分散/協調処理に関する「松江」サマーワークショップ(SWoPP松江2003))(DC-1高信頼化手法)
- リアルタイムイーサネットとその予備的評価
- 1G08 産総研のワークライフバランス支援(3) : 女性職員エンカレッジング研修 科振費(女性研究者支援モデル育成)事業の試みの一つとして(科学技術人材と男女共同参画(1),一般講演,第22回年次学術大会)
- Linuxカーネル上でのイーサネット優先度制御・フロー制御機構の実装と評価(組込技術とネットワークに関するワークショップETNET2006)
- Linuxカーネル上でのイーサネット優先度制御・フロー制御機構の実装と評価(組込技術とネットワークに関するワークショップETNET2006)
- Linuxカーネル上でのイーサネット優先度制御・フロー制御機構の実態と評価(組込技術とネットワークに関するワークショップETNET2006)
- フレキシブルプロセッサ : パーソナルユースHWエミュレータ向け動的再構成可能ロジックアレイ(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- フレキシブルプロセッサ : パーソナルユースHWエミュレータ向け動的再構成可能ロジックアレイ(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 有機物汚染がシリコン素子に与える影響
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA)
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA)
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA,組込技術とネットワークに関するワークショップETNET2007)
- 女性研究者支援産総研におけるニーズ : 研究満足度のアンケート調査に基づく分析
- FPGAの自己動的再構成を利用したシステムの設計と開発(FPGAとその応用及び一般)
- FPGAの自己動的再構成を利用したシステムの設計と開発(FPGAとその応用及び一般)
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA,組込技術とネットワークに関するワークショップETNET2007)
- 全画面やフレームレートという概念を排除した新しい表示方式の提案
- 全画面やフレームレートという概念を排除した新しい表示方式の提案
- ヘテロジニアス・マルチコア/マルチチップによる低消費電力画像処理のための機能分散処理ソフトウェア
- ヘテロジニアス・マルチコア/マルチチップによる低消費電力画像処理のための機能分散処理ソフトウェア
- 小型ソフトコア基板用 USB インタフェースの開発(ソフトコア・ハードウェア化, 組込技術とネットワークに関するワークショップ)
- The Effect of Organic Contaminations Molecular Weights in the Cleanroom Air on MOS Devices Degradation - a Controlled laminar Air Flow Experiment
- The Effect of Organic Compounds Contamination on the Electrical Characteristics of Ultra-Thin Gate Oxide Films
- 全画面やフレームレートという概念を排除した新しい表示方式の提案 (ディベンダブルコンピューティング)
- 全画面やフレームレートという概念を排除した新しい表示方式の提案 (コンピュータシステム)
- FPGAを用いたAndroid OS性能評価システムの開発(ネットワークソフトウエア(ソフトウエアアーキテクチャ,ミドルウエア),NWアプリケーション,SOA/SDP,NGN/IMS/API,分散制御・ダイナミックルーチング,グリッド,NW及びシステム信頼性,NW及びシステム評価,一般)
- 3次元積層LSI開発のためのスケーラブルなプロトタイピング・システム(アーキテクチャ設計2,システムオンシリコンを支える設計技術)
- FPGAを用いたUltra-Android用性能評価システムの開発
- FPGAを用いたUltra-Android用性能評価システムの開発
- 全画面やフレームレートという概念を排除した新しい表示方式の提案(組込み技術とネットワークに関するワークショップETNET2011)
- 全画面やフレームレートという概念を排除した新しい表示方式の提案(組込み技術とネットワークに関するワークショップETNET2011)
- FPGAを用いたUltra-Android用性能評価システムの開発 (コンピュータシステム・組込み技術とネットワークに関するワークショップETNET2012)
- FPGAを用いたUltra-Android用性能評価システムの開発 (ディペンダブルコンピューティング・組込み技術とネットワークに関するワークショップETNET2012)
- チェックポインティングとコード差分実行による時短シミュレーション法の提案
- 流量制限による相互結合網の実効性能改善の検討
- 流量制限による相互結合網の実効性能改善の検討
- 長時間シミュレーションにおける効率的デバッグ手法の提案
- Valgrindを用いたパスプロファイリングツールの開発
- 分散オブジェクトORBエンジンの導入によるFPGA搭載システム連携の短期間開発事例(FPGAシステムとハードウェア開発,デザインガイア2012-VLSI設計の新しい大地-)
- 2パス限定投機方式におけるループ展開の効果(プロセッサアーキテクチャ,2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ(SWoPP鳥取2012))
- スヌープキャッシュをベースにした投機的メモリアクセス機構の提案(プロセッサアーキテクチャ,デザインガイア2012-VLSI設計の新しい大地-)
- 分岐予測を応用したループ内パス予測方式の検討(プロセッサアーキテクチャ,2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ(SWoPP鳥取2012))
- 履歴情報詳細化によるパス予測の高精度化の検討(プロセッサアーキテクチャ,デザインガイア2012-VLSI設計の新しい大地-)
- ループにおけるパス予測と分岐予測の関連性についての考察 (コンピュータシステム)
- Valgrindを利用した自動並列処理システムにおける実行時オーバヘッドの削減 (コンピュータシステム)
- 圧縮方式の動的切り替えによる通信帯域の有効活用の検討 (コンピュータシステム)
- 高位合成ツールJavaRockによる倒立振子制御処理の高速化 (リコンフィギャラブルシステム)
- MIPS命令パイプラインベースの簡易VLIWプロセッサ
- コード差分シミュレーション法におけるチェックポイント削減の検討 (コンピュータシステム)