パレート最適を用いたアナログ回路の最適化(システム設計と高位・論理設計,物理設計及び一般)

スポンサーリンク

概要

• 論文の詳細を見る

• As the CMOS technology has benn continuously scaling down, the performances of analog/mixed-signal chips fluctuate remarkably due to the increasing variations of shrunk processes. It is necessary to take the yield as a design objective in design automation. This paper presents a method to generate yield-embedded Pareto-front by which we can optimize yield and performances simultaneously.

• 2010-09-20

著者

• 金澤 裕治

  (株)富士通研究所

• 金澤 裕治

  株式会社富士通研究所itコア研究所cad研究部

• 吉岡 正人

  (株)富士通研究所

• 吉岡 正人

  富士通研究所

• リュウ ウ

  富士通研究所

• 本間 克己

  富士通研究所

• 金澤 裕治

  富士通研究所

• 澁谷 利行

  米国富士通研究所

• 渋谷 利行

  (株)富士通研究所

関連論文

• LSI電源設計検証のための順序回路の最大動作率解析(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
• LSI電源設計検証のための順序回路の最大動作率解析(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• システムLSI設計のためのタイミング設計CADツール (特集:システムLSI) -- (設計手法)
• 配線後の修正作業を容易にする自動配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
• Force Directed法に基づいた形状可変ブロックの配置手法
• Slicing-TreeとBox Packingを組み合わせた自動フロアプラン手法
• タイミングドリブン配置システム:SMINCUT+BIGWIG (特集 電子機器・LSI設計CAD)
• A-1-21 パイプラインAD変換器の低電力フロントエンド回路(A-1. 回路とシステム, 基礎・境界)
• A-D変換器 10ビット,125Mサンプル/秒で40mWのパイプライン型A-D変換器を開発
• パレート最適を用いたアナログ回路の最適化(システム設計と高位・論理設計,物理設計及び一般)
• 最適化に基づく並列配線 : 評価
• 最適化に基づく並列配線 : 方式
• LSI電源設計検証のための順序回路の最大動作率解析(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• レイアウトに依存した電解メッキによる銅膜生成モデル(信号処理,LSI,及び一般)
• レイアウトに依存した電解メッキによる銅膜生成モデル(信号処理,LSI,及び一般)
• レイアウトに依存した電解メッキによる銅膜生成モデル(信号処理,LSI,及び一般)
• Force Directed法に基づいた形状可変ブロックの配置手法
• シミュレーションによる分散ファイルシステムの性能評価
• 配線後の修正作業を容易にする自動配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
• クリティカルエリア削減による歩留り向上再配線手法(信号処理,LSI,及び一般)
• クリティカルエリア削減による歩留り向上再配線手法(信号処理,LSI,及び一般)
• パスベース遅延解析におけるチップ内・チップ間バラツキを考慮した遅延分布計算(低消費電力/耐ノイズ・ばらつき設計(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
• パスベース遅延解析におけるチップ内・チップ間バラツキを考慮した遅延分布計算(低消費電力/耐ノイズ・ばらつき設計(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
• 統計的遅延解析技術 (特集 研究開発最前線)
• パスベース統計的遅延解析における解析パス数と精度に関する考察(組込技術とネットワークに関するワークショップETNET2006)
• パスベース統計的遅延解析における解析パス数と精度に関する考察(組込技術とネットワークに関するワークショップETNET2006)
• パスベース統計的遅延解析における解析パス数と精度に関する考察(組込技術とネットワークに関するワークショップETNET2006)
• 統計的遅延解析におけるモデルと精度に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 統計的遅延解析におけるモデルと精度に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 統計的遅延解析におけるモデルと精度に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 統計的遅延解析におけるモデルと精度に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
• Minimum SpanningTreeに基づいた配置改善手法
• Hill-Climbingを用いたパーティションニング最適化手法
• Hill-Climbingを用いたパーティションニング最適化手法
• Simulated EvolutionによるPartitioning手法
• クリティカルエリア削減による歩留り向上再配線手法(信号処理,LSI,及び一般)
• 数式処理を用いたアナログ回路解析・設計
• 超並列配線マシンのソフトウェア環境
• 超並列配線マシンのLSI
• 超並列配線マシンのアーキテクチャ
• 超並列配線マシンのアルゴリズム
• 超並列配線マシンの概要
• ハードウェア設計環境COMET
• 階層クラスタリングによるパーティショニング手法
• 階層クラスタリングによるパーティショニング手法
• 階層クラスタリングによるパーティショニング手法
• 力学系カオス, 松葉育雄著, 森北出版, 2011年
• タイムインタリーブ型A/D変換器の高速オールデジタル補正(一般)

もっと見る 閉じる

スポンサーリンク