渋谷 利行 | (株)富士通研究所
スポンサーリンク
概要
関連著者
-
渋谷 利行
(株)富士通研究所
-
澁谷 利行
米国富士通研究所
-
澁谷 利行
富士通研究所
-
本間 克己
富士通研究所
-
新田 泉
富士通研究所ITコア研究所CAD研究部
-
松岡 英俊
富士通研究所
-
金澤 裕治
(株)富士通研究所
-
金澤 裕治
株式会社富士通研究所itコア研究所cad研究部
-
金澤 裕治
富士通研究所
-
福田 大輔
富士通研究所
-
横丸 敏彦
株式会社富士通研究所ITコア研究所CAD研究部
-
横丸 敏彦
(株)富士通研究所
-
澁谷 利行
(株)富士通研究所
-
本間 克巳
富士通研究所(株)
-
大塚 育生
(株)富士通
-
本間 克巳
富士通研究所 Hpc研究センター
-
Cong Jason
カルフォルニア大学ロサンゼルス校
-
河村 薫
富士通研究所
-
河村 薫
(株)富士通研究所
-
進藤 達也
(株)富士通研究所
-
松岡 英俊
富士通研究所 企画調査室
-
進藤 達也
富士通株式会社
-
大塚 育生
富士通
-
高橋 猛
(株)エンティティ
-
吉岡 正人
(株)富士通研究所
-
吉岡 正人
富士通研究所
-
三渡 秀樹
(株)富士通研究所
-
リュウ ウ
富士通研究所
-
大木 由江
株式会社富士通研究所
-
三渡 秀樹
株式会社富士通研究所
-
川嶋 俊明
(株)富士通ソーシアルサイエンスラボラトリ
-
大木 由江
(株)富士通研究所
著作論文
- Force Directed法に基づいた形状可変ブロックの配置手法
- Slicing-TreeとBox Packingを組み合わせた自動フロアプラン手法
- パレート最適を用いたアナログ回路の最適化(システム設計と高位・論理設計,物理設計及び一般)
- レイアウトに依存した電解メッキによる銅膜生成モデル(信号処理,LSI,及び一般)
- レイアウトに依存した電解メッキによる銅膜生成モデル(信号処理,LSI,及び一般)
- レイアウトに依存した電解メッキによる銅膜生成モデル(信号処理,LSI,及び一般)
- Force Directed法に基づいた形状可変ブロックの配置手法
- クリティカルエリア削減による歩留り向上再配線手法(信号処理,LSI,及び一般)
- クリティカルエリア削減による歩留り向上再配線手法(信号処理,LSI,及び一般)
- パスベース遅延解析におけるチップ内・チップ間バラツキを考慮した遅延分布計算(低消費電力/耐ノイズ・ばらつき設計(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
- パスベース遅延解析におけるチップ内・チップ間バラツキを考慮した遅延分布計算(低消費電力/耐ノイズ・ばらつき設計(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 統計的遅延解析技術 (特集 研究開発最前線)
- パスベース統計的遅延解析における解析パス数と精度に関する考察(組込技術とネットワークに関するワークショップETNET2006)
- パスベース統計的遅延解析における解析パス数と精度に関する考察(組込技術とネットワークに関するワークショップETNET2006)
- パスベース統計的遅延解析における解析パス数と精度に関する考察(組込技術とネットワークに関するワークショップETNET2006)
- 統計的遅延解析におけるモデルと精度に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 統計的遅延解析におけるモデルと精度に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 統計的遅延解析におけるモデルと精度に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 統計的遅延解析におけるモデルと精度に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- クリティカルエリア削減による歩留り向上再配線手法(信号処理,LSI,及び一般)
- 超並列配線マシンのLSI
- ハードウェア設計環境COMET
- 階層クラスタリングによるパーティショニング手法
- 階層クラスタリングによるパーティショニング手法
- 階層クラスタリングによるパーティショニング手法