レイアウトに依存した電解メッキによる銅膜生成モデル(信号処理,LSI,及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
銅配線を用いた半導体製造においては、電解メッキにより銅膜を生成した後、Chemical Mechanical Planarization(CMP,化学的機械的平坦化)により配線層を生成する。DFMの観点から、今後メッキおよぴCMPによるウェハ表面の凹凸の正確な見積もりが重要になると予測される。本論文では、従来のチップレイアウトに依存した電解メッキによる銅膜生成モデルを改良し、より正確なモデルを提案する。
- 社団法人電子情報通信学会の論文
- 2006-06-15
著者
関連論文
- Force Directed法に基づいた形状可変ブロックの配置手法
- Slicing-TreeとBox Packingを組み合わせた自動フロアプラン手法
- タイミングドリブン配置システム:SMINCUT+BIGWIG (特集 電子機器・LSI設計CAD)
- パレート最適を用いたアナログ回路の最適化(システム設計と高位・論理設計,物理設計及び一般)
- 最適化に基づく並列配線 : 評価
- 最適化に基づく並列配線 : 方式
- レイアウトに依存した電解メッキによる銅膜生成モデル(信号処理,LSI,及び一般)
- レイアウトに依存した電解メッキによる銅膜生成モデル(信号処理,LSI,及び一般)
- レイアウトに依存した電解メッキによる銅膜生成モデル(信号処理,LSI,及び一般)
- Force Directed法に基づいた形状可変ブロックの配置手法
- クリティカルエリア削減による歩留り向上再配線手法(信号処理,LSI,及び一般)
- クリティカルエリア削減による歩留り向上再配線手法(信号処理,LSI,及び一般)
- 行動科学を利用した組織内情報共有化システムの提案
- パスベース遅延解析におけるチップ内・チップ間バラツキを考慮した遅延分布計算(低消費電力/耐ノイズ・ばらつき設計(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
- パスベース遅延解析におけるチップ内・チップ間バラツキを考慮した遅延分布計算(低消費電力/耐ノイズ・ばらつき設計(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 統計的遅延解析技術 (特集 研究開発最前線)
- パスベース統計的遅延解析における解析パス数と精度に関する考察(組込技術とネットワークに関するワークショップETNET2006)
- パスベース統計的遅延解析における解析パス数と精度に関する考察(組込技術とネットワークに関するワークショップETNET2006)
- パスベース統計的遅延解析における解析パス数と精度に関する考察(組込技術とネットワークに関するワークショップETNET2006)
- 統計的遅延解析におけるモデルと精度に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 統計的遅延解析におけるモデルと精度に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 統計的遅延解析におけるモデルと精度に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 統計的遅延解析におけるモデルと精度に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- Minimum SpanningTreeに基づいた配置改善手法
- Hill-Climbingを用いたパーティションニング最適化手法
- Hill-Climbingを用いたパーティションニング最適化手法
- Simulated EvolutionによるPartitioning手法
- クリティカルエリア削減による歩留り向上再配線手法(信号処理,LSI,及び一般)
- 超並列配線マシンのソフトウェア環境
- 超並列配線マシンのLSI
- 超並列配線マシンのアーキテクチャ
- 超並列配線マシンのアルゴリズム
- 超並列配線マシンの概要
- ハードウェア設計環境COMET
- 階層クラスタリングによるパーティショニング手法
- 階層クラスタリングによるパーティショニング手法
- 階層クラスタリングによるパーティショニング手法