Hill-Climbingを用いたパーティションニング最適化手法
スポンサーリンク
概要
- 論文の詳細を見る
本稿では,パーティショニングにおけるmin-cutの最適化手法としてStable-Net-Transition法(SNT)について述べる.min-cutを実行したとき,カットされたままの状態のネットをstableネットと定義する.SNTでは,このstableネットに着目してhill-climbingを行なうことにより,実用的な時間内でカットサイズの最適化を行なうことを特徴としている.SOGゲートアレイの実レイアウトデータを用いて実験を行ない,カットサイズ,収束性,配線長,配線率を評価し,その有効性を示した.
- 社団法人電子情報通信学会の論文
- 1993-12-16
著者
関連論文
- Force Directed法に基づいた形状可変ブロックの配置手法
- Slicing-TreeとBox Packingを組み合わせた自動フロアプラン手法
- タイミングドリブン配置システム:SMINCUT+BIGWIG (特集 電子機器・LSI設計CAD)
- パレート最適を用いたアナログ回路の最適化(システム設計と高位・論理設計,物理設計及び一般)
- 回路構造の抽出とプリント基板配置への応用
- 最適化に基づく並列配線 : 評価
- 最適化に基づく並列配線 : 方式
- レイアウトに依存した電解メッキによる銅膜生成モデル(信号処理,LSI,及び一般)
- レイアウトに依存した電解メッキによる銅膜生成モデル(信号処理,LSI,及び一般)
- レイアウトに依存した電解メッキによる銅膜生成モデル(信号処理,LSI,及び一般)
- Force Directed法に基づいた形状可変ブロックの配置手法
- クリティカルエリア削減による歩留り向上再配線手法(信号処理,LSI,及び一般)
- クリティカルエリア削減による歩留り向上再配線手法(信号処理,LSI,及び一般)
- パスベース遅延解析におけるチップ内・チップ間バラツキを考慮した遅延分布計算(低消費電力/耐ノイズ・ばらつき設計(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
- パスベース遅延解析におけるチップ内・チップ間バラツキを考慮した遅延分布計算(低消費電力/耐ノイズ・ばらつき設計(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 統計的遅延解析技術 (特集 研究開発最前線)
- パスベース統計的遅延解析における解析パス数と精度に関する考察(組込技術とネットワークに関するワークショップETNET2006)
- パスベース統計的遅延解析における解析パス数と精度に関する考察(組込技術とネットワークに関するワークショップETNET2006)
- パスベース統計的遅延解析における解析パス数と精度に関する考察(組込技術とネットワークに関するワークショップETNET2006)
- 統計的遅延解析におけるモデルと精度に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 統計的遅延解析におけるモデルと精度に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 統計的遅延解析におけるモデルと精度に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 統計的遅延解析におけるモデルと精度に関する一考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- Minimum SpanningTreeに基づいた配置改善手法
- Hill-Climbingを用いたパーティションニング最適化手法
- Hill-Climbingを用いたパーティションニング最適化手法
- Simulated EvolutionによるPartitioning手法
- クリティカルエリア削減による歩留り向上再配線手法(信号処理,LSI,及び一般)
- 超並列配線システム (先端技術--′92富士通総合展)
- 超並列配線マシンのソフトウェア環境
- 超並列配線マシンのLSI
- 超並列配線マシンのアーキテクチャ
- 超並列配線マシンのアルゴリズム
- 超並列配線マシンの概要
- ハードウェア設計環境COMET
- 超並列配線システムRPの実運用とその評価