配線後の修正作業を容易にする自動配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
スポンサーリンク
概要
- 論文の詳細を見る
自動配線ツールを用いたLSI設計手法では、デザインルールやタイミング制約を満たすように、自動配線後に論理の修正や配線の修正作業が必要になる。この修正作業はツールもしくは人手で行われるが、TATを短くするために、極力影響範囲を小さく抑えて修正を行うことが求められる。そこで本稿では、修正の影響範囲をできるだけ小さくするため(1)あらかじめ論理の固まりごとにまとめて配線するバンドル配線、(2)修正時に変更範囲をできるだけ小さく抑える配線修正機能、を提案する。そして、この手法を商用大規模CPUプロセッサに対して適用した結果、修正が容易で短時間に行えるようになったことを示す。
- 社団法人電子情報通信学会の論文
- 2007-03-01
著者
-
金澤 裕治
株式会社富士通研究所itコア研究所cad研究部
-
横丸 敏彦
株式会社富士通研究所ITコア研究所CAD研究部
-
吉川 隆英
株式会社富士通研究所ITコア研究所CAD研究部
-
吉川 隆英
株式会社富士通研究所
関連論文
- LSI電源設計検証のための順序回路の最大動作率解析(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- LSI電源設計検証のための順序回路の最大動作率解析(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- システムLSI設計のためのタイミング設計CADツール (特集:システムLSI) -- (設計手法)
- ランダムテストプログラムによるJava JITコンパイラ検証システム
- 配線後の修正作業を容易にする自動配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- Force Directed法に基づいた形状可変ブロックの配置手法
- Slicing-TreeとBox Packingを組み合わせた自動フロアプラン手法
- タイミングドリブン配置システム:SMINCUT+BIGWIG (特集 電子機器・LSI設計CAD)
- パレート最適を用いたアナログ回路の最適化(システム設計と高位・論理設計,物理設計及び一般)
- LSI電源設計検証のための順序回路の最大動作率解析(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- Force Directed法に基づいた形状可変ブロックの配置手法
- シミュレーションによる分散ファイルシステムの性能評価
- 配線後の修正作業を容易にする自動配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- Javaクラスファイル差分更新システム