L4マイクロカーネルにおける省電力スケジューラの開発(セッション7:資源管理)

スポンサーリンク

概要

論文の詳細を見る
近年,サーバや組み込み機器などのあらゆる分野における省電力化技術の必要性が高まっている.我々は,これらの電力問題を解決する手段の一つとして,L4マイクロカーネル上でDVFS制御により省電力化を行うスケジューラ機構を提案する.本スケジューラは,L4スレッド単位で実行時情報に基づいた性能予測を行い,ユーザによってあらかじめ定められた性能制約を満たす範囲内で最適なCPU周波数を選択することにより省電力化を図る.また,性能予測モデルを実行環境に応じて自動的に最適化する学習機構,及び性能予測に誤差が生じる際にこれを補正するフィードバック機構を有する.本稿では,本スケジューラの設計と実装及び評価について述べ,ユーザレベルのOSサーバをアプリケーションプログラムなどと同等に電力制御することによるマイクロカーネルにおける本システムの適用性ならびに省電力化の可能性について考察する.評価では,I/Oベンチマーク実行時に最大32%のCPU消費エネルギー量の削減を実現した.
2008-04-16

著者

関連論文

もっと見る

スポンサーリンク